$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Gate-Induced Drain Leakage를 줄인 새로운 구조의 고성능 Elevated Source Drain MOSFET에 관한 분석
Analysis of a Novel Elevated Source Drain MOSFET with Reduced Gate-Induced Drain Leakage and High Driving Capability 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.38 no.6 = no.288, 2001년, pp.390 - 397  

김경환 (연세대학교 전기전자공학과) ,  최창순 (연세대학교 전기전자공학과) ,  김정태 (연세대학교 전기전자공학과) ,  최우영 (연세대학교 전기전자공학과)

초록
AI-Helper 아이콘AI-Helper

GIDL(Gate-Induced Drain-Leakage)을 줄일 수 있는 새로운 구조의 ESD(Elevated Source Drain) MOSFET을 제안하고 분석하였다. 제안된 구조는 SDE(Source Drain Extension) 영역이 들려진 형태를 갖고 있어서 SDE 임플란트시 매우 낮은 에너지 이온주입으로 인한 저활성화(low-activation) 효과를 방지 할 수 있다. 제안된 구조는 건식 식각 및 LAT(Large-Angle-Tilted) 이온주입 방법을 사용하여 소오스/드레인 구조를 결정한다. 기존의 LDD MOSFET과의 비교 시뮬레이션 결과, 제안된 ESD MOSFET은 전류 구동능력은 가장 크면서 GIDL 및 DIBL(Drain Induced Barrier Lowering) 값은 효과적으로 감소시킬 수 있음을 확인하였다. GIDL 전류가 감소되는 원인으로는 최대 전계의 위치가 드레인 쪽으로 이동함에 따라 최대 밴드간 터널링이 일어나는 곳에서의 최대 전계값이 감소되기 때문이다.

Abstract ▼ AI-Helper 아이콘AI-Helper

A novel self-aligned ESD (Elevated Source Drain) MOSFET structure which can effectively reduce the GIDL (Gate-Induced Drain Leakage) current is proposed and analyzed. The proposed ESD structure is characterized by sidewall spacer and recessed-channel depth which are determined by dry-etching process...

참고문헌 (15)

  1. A. Nishida, E. Murakami and S. Kimura, 'Characteristics of Low-Energy BF2- or As-Implanted Layers and Their Effect on the Electrical Performance of 0.l5- ${\mu}m$ MOSFET's,' IEEE Trans. Electron Devices, Vol. 45, No. 3, pp. 701-709, March1998 

    상세보기 crossref

  2. M. Rodder, S. Hattangady, N. Yu, W. Shiau, P. Nicollian, T. Laaksonen, C.P. Chao, M. Mehrotra, C. Lee, S. Curtaza and S. Aur, 'A 1.2V, 0.1 ${\mu}m$ Gate Length CMOS Technology: Design and Process Issues,' in IEDM Tech. Dig., pp. 623-626, San Francisco, USA, December 1998 

    crossref

  3. Y-H. Kim, S-K. Chang, S-S. Kim, J-G. Choi, S-H. Lee, D-H. Hahn and H-D. Kim, 'Characteristics of Dual Polymetal (W/WNX/Poly-Si) Gate CMOS for 0.1 ${\mu}m$ DRAM Technology,' in Ext. Abst. of Int. Conf. on SSDM, pp. 12-13, Tokyo, Japan, September 1999 

  4. H. Wakabayashi, T. Yamamoto, Y. Saito, T. Ogura M. Narihiro, K. Tsuji, T. Fukai, K. Uejima, Y. Nakahara, K. Takeuchi, Y. Ochiai, T. Mogami and T. Kunio, 'A 0.1- ${\mu}m$ CMOS Device with a 40-nm Gate Sidewall and Multilevel Interconnects for System LSI,' in Symp. on VLSI Tech., pp. 107-108, Kyoto, Japan, June 1999 

    crossref

  5. N. Lindert, M. Yoshida, C. Wann and C. Hu, 'Comparison of GIDL in p+-poly PMOS and n+-poly PMOS Devices,' IEEE Electron Device Lett., Vol. 17, No. 6, pp. 285-287, June 1996 

    상세보기 crossref

  6. R. Ghodsi, S. Sharifzadeh and J. Majjiga, 'Gate-Induced Drain-Leakage in Buried-Channel PMOS - A Limiting Factor in Development of Low-Cost, High-Performance 3.3-V, 0.25- ${\mu}m$ Technology,' IEEE Electron Device Lett., Vol. 19, No. 9, pp. 354-356, September 1998 

    상세보기 crossref

  7. K-W. Kim, C-S. Choi and W-Y. Choi, 'Analysis of a Novel Elevated Source Drain MOSFET with Reduced Gate-Induced Drain-Leakage Current,' in 2000 Hongkong Electron Device Meeting, pp. 36-39, Hong Kong, June 2000 

    crossref

  8. Technology Modeling Associate, Inc. : TSUPREM-4, Two-Dimensional Process Silmulation Program, Version 6.5, User's Manual, Sunnyvale, California, May 1997 

  9. J. Tanaka, S. Kimura, H. Noda, T. Toyabe and S. Ihara, 'A Sub-0.1- ${\mu}m$ Grooved Gate MOSFET with High Immunity to Short-Channel Effects,' in IEDM Tech Dig., pp. 537-540, Washington DC, USA, December 1993 

    crossref

  10. W-H. Lee, Y-J. Park and J-D. Lee, 'Gate Recessed (GR) MOSFET with Selectively Halo-Doped Channel and Deep Graded Source/Drain for Deep Submicron CMOS,' in IEDM Tech Dig., pp. 135-138, Washington D.C., USA, December 1993 

    crossref

  11. J. Lyu, B-G. Park, K. Chun and J-D. Lee, 'A Novel 0.1 ${\mu}m$ MOSFET Structure with Inverted Sidewall and Recessed Channel,' IEEE Electron Device Lett., Vol. 17, No. 4, pp. 157-159, April 1996 

    상세보기 crossref

  12. J-H. Lee, H-C. Shin, J-J. Kim, C-B. Park and Y-J. Park, 'Partially Depleted SOI NMOSFET's with Self-Aligned Polysilicon Gate Formed on the Recessed Charmel Region,' IEEE Electron Device Lett., Vol. 18, No. 5, pp. 184-186, May 1997 

    상세보기 crossref

  13. H. Hwang K-S. youn, J-G. Ahn, D. Yang, J-H. Ha, Y-J. Huh, J-W. Park, J-J. Kim and W-S. Kim, 'Performance and Reliability Optimization of Ultra Short Channel CMOS Device for Giga-bit DRAM Applications,' in IEDM Tech Dig., pp. 435-438, Washington D.C., USA, December 1995 

    crossref

  14. Technology Modeling Associate, Inc. : MEDICI, Two-Dimensional Device Simulation Program, Version 4.0, User's Manual, Sunnyvale, California, October 1997 

  15. T.Y. Chan, J. Chen, P.K. Ko and C. Hu, 'The Impact of Gate-Induced Drain Leakage Current on MOSFET Scaling,' in IEDM Tech. Dig., pp. 718-721, Washington D.C., USA, December 1987 

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로