최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국항행학회논문지 = Journal of advanced navigation technology, v.18 no.4 = no.67, 2014년, pp.364 - 370
백종무 (대원대학교 전자정보통신과) , 조문택 (대원대학교 전기전자계열) , 나승권 (한국폴리텍대학 원주캠퍼스 의용공학과)
In this paper, high reliable trench formation technique and a novel fabrication techniques for trench gate MOSFET is proposed which is a key to expend application of power MOSFET in the future. Trench structure has been employed device to improve Ron characteristics by shrinkage cell pitch size in D...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
전력용 MOSFET의 기술적 과제는? | 이를 위해서는 개별 셀 크기를 더욱 작게 하여 제한된 면적 위에 배치함으로서 동시에 스위칭 되는 셀의 수를 증대시키는 방법이 가장 효과적이다. 결국 전력용 MOSFET의 기술적 과제는 가로방향의 미세화 및 집적화에 있다고 할 수 있다. 그런데 DMOSFET 셀 구조에서는 셀 간의 거리가 가까워질수록 인접한 셀 간의 기생 JFET가 발생하게 되므로 결과적으로 미세화 추구의 한계가 나타난다[4]. | |
고전류용 전력 MOSFET의 스위칭 소자로서의 관건은? | 대부분의 고전류용 전력 MOSFET(metal oxide semiconductor field effect)는 인버터, 컨버터 등의 스위칭 소자로 응용되어 왔으며, 하나의 칩위에 수직형 구조를 갖는 DMOSFET(depletion metal oxide semiconductor field effect)계열의 셀들을 병렬로 연결하여 사용된다. 이 때 스위칭 소자로서의 관건은 스위칭 손실과 전력 손실을 최소화하는 것이므로 온 저항(Ron)을 낮게 유지하는 것이 절대적으로 중요하게 된다. 그러나 전력용 MOSFET에서의 온 저항과 드레인-소오스 순방향 차단 전압 특성 사이에는 trade-off 관계가 있으므로 전력용 MOSFET의 설계시에는 온 저항을 최소로 줄이면서 주어진 전압에서 채널 전류를 최대화하려는 노력이 과제가 되어왔다[4]. | |
트렌치 구조가 채용되는 목적은? | 이는 향후 전력용 MOSFET 에 널리 적용이 가능하다. 트렌치 구조는 DMOSFET에서 셀 피치크기를 줄여서 Ron 특성을 개선하거나 대다수 전력용 IC에서 전력용 소자를 다른 CMOS(Complementary Metal Oxide Semiconductor) 소자로부터 독립시킬 목적으로 채용된다. 마스크 레이어를 사용하여 자기정렬기술과 산화막 스페이서가 채용된 고밀도 트렌치 MOSFET를 제작하기 위한 새로운 공정방법을 구현하였다. |
B. J. Baliga, Power semiconductor Devices, Boston, MA: PWS Publishing Company, 2012.
K. Shenai, P. A .Piacente, R. Saia, W. Hennessy, C. C. Korman, and B. J. Baliga, "A novel high-frequency power FET structure fabricated using LPCVD WSi2 gate and LPCVD W source contact technology," IEDM Technical Digest, pp. 804-808, Dec., 1985.
D. Ueda, H, Takagi and G. Kano, "An ultra-low on resistance power MOSFET fabricated by using a fully self aligned process," IEEE Transactions on Electronic Devices, Vol. ED-34, No. 4, pp. 926-930, Apr., 1987.
M. Sato and Y. Arita, "Etched Shape Control of Single-Crystal Silicon in Reactive Ion Etching Using Chlorine," Journal of The Electrochemical Society, Vol. 134, pp. 2856, 1987.
S. Chae, K. Park, S. Han, J. Ha and J. Park, "Plasma induced charging damage on thin gate oxide," IEEE Transactions on. Electronic Devices, Vol. ST-P19, pp. 497-500, Feb., 1999.
F.Fong, D. Pitzer and R. J.Zeman, "Power DMOS for high frequency and switching application", IEEE Transactions on. Electronic Devices, Vol. ED-27, No. 2, pp.322-330, Feb., 1980.
G. Chen, S. Sapp, N.Wylie and C. Hu, "A novel contact process for power MOSFET's," IEEE Electronic Devices Letters, Vol. EDL-7, No.12, pp.672-673, Dec., 1986.
B. J. Baliga, "A power junction gate field-effect transistor structure with high blocking gain," IEEE Transactions on. Electronic Devices, Vol. ED-27, pp.368-373, Feb. 1980.
J. D. Mein, et al.,"A high voltage MOS switch," IEEE F. Solid-State Circuits, Vol. SC-10, pp.136-146, June 1975.
S. Chae, K. Park, S. Han, J. Ha and J. Park,"Plasma induced charging damage on thin gate oxide," IEEE Transactions on Electronic Devices, Vol. ST-P19, pp. 497-500, Feb. 1999.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.