$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

새로운 저전력 전가산기 회로 설계
A Novel Design of a Low Power Full Adder 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어, v.38 no.3 = no.279, 2001년, pp.40 - 46  

강성태 (충북대학교 정보통신공학과) ,  박성희 (충북대학교 정보통신공학과) ,  조경록 (충북대학교 정보통신공학과) ,  유영갑 (충북대학교 정보통신공학과)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 10개의 트랜지스터를 이용한 새로운 저전력 전가산기의 회로를 제안한다. 회로는 six-transistor CMOS XOR 회로를 기본으로 하여 XOR 출력뿐만 아니라 XNOR 출력을 생성하며, 전가산기를 구성하는 트랜지스터의 수를 줄임과 동시에 단락회로를 없앰으로써 저전력 설계에 유리하게 하였다. 실측 회로의 크기 평가를 위해서 0.65 ${\mu}m$ ASIC 공정으로 의해 레이아웃을 하고 HSPICE를 이용해서 시뮬레이션을 하였다. 제안한 가신기의 셀을 이용하여 2bit， 8bit 리플 캐리 가산기를 구성하여 소비 전력, 지연 시간, 상승시간, 하강시간에 대한 시뮬레이션 결과로 제안한 회로를 검증하였다. 25MHz부터 50MHz까지의 클럭을 사용하였다. 8bit 리플 캐리 전가산기로 구현하였을 때의 소모되는 전력을 살펴보면 기존의 transmission function full adder (TFA) 설계보다는 약 70% 정도, 그리고 14개의 transistor (TR14)[4]를 쓰는 설계보다는 약 60% 우수한 특성을 보이고 있다. 또한 신호의 지연시간은 기존의 회로, TFA, TR14 보다 1/2배 정도 짧고, 선호의 상승시간과 하강 시간의 경우는 기존 회로의 2${\sim}$3배 정도 빠르게 나타났다.

Abstract ▼ AI-Helper 아이콘AI-Helper

In this paper, a novel low power full adder circuit comprising only 10 transistors is proposed. The circuit is based on the six -transistor CMOS XOR circuit, which generates both XOR and XNOR signals and pass transistors. This adder circuit provides a good low power characteristics due to the smalle...

참고문헌 (9)

  1. N. Zhuang and H. Wu, 'A new design of the CMOS full adder,' IEEE J. Solid-State Circuits, vol. 27, no. 5, pp. 840-844, May 1992 

    상세보기 crossref

  2. N. Weste and K. Eshraghian, Principles of CMOS VLSI Design, A System Perspective, 2nd ed., Reading, MA: Addison Wesley, 1993 

  3. E. Abu-Shama and M. Bayoumi, 'A new cell for low power adders,' Proc Int. Symp. on Circuits and Systems, vol. 4, pp. 49-52, 1996 

    crossref

  4. R. Shalem, E. John and I. K. John, 'A novel low power energy recovery full adder cell,' Proc. IEEE Great Lakes Symp. on VLSl '99, pp. 380-383, 1999 

    crossref

  5. A. M. Shams and M. A. Bayoumi, 'A novel low-power building block CMOS cell for adders,' Proc. IEEE Great Lakes Symp. on VLSI '98, vol. 2, pp. 153-156, 1998 

    crossref

  6. M. Vesterbacka, 'A new six-transistor CMOS XOR circuit with complementary output,' Proc. 42nd Midwest Symp. on Circuits and Systems, La Cruces, NM, Aug. 8-11, 1999 

    crossref

  7. H. Lee and G. E. Sobelman, 'A new low voltage full adder circuit,' Proc. IEEE Great Lakes Symp. on VLSI '97, pp. 88-92, 1997 

    crossref

  8. G. M. Blair, 'Designing low power CMOS,' IEEE' Electron & Commun. Eng. J. , vol. 6, no. 5, pp. 229-236, October 1994 

    상세보기 crossref

  9. M. Vesterbacka, 'A 14-transistor CMOS full adder with full voltage swing nodes,' IEEE Workshop on Signal Processing Systems, pp. 713-722, 1999 

    crossref

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로