$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Grounded-Plate PMOS 게이트 강유전체 메모리 셀을 이용한 새로운 FRAM 설계기술에 관한 연구
A Feasibility Study on Novel FRAM Design Technique using Grounded-Plate PMOS-Gate Cell 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.39 no.12 = no.306, 2002년, pp.1033 - 1044  

Chung, Yeonbae (School of Electronic and Electrical Engineering Kyungpook national University)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 grounded-plate PMOS 게이트 (GPPG) 강유전체 메모리 셀을 이용한 새로운 FRAM 설계기술을 제안하였다 GPPG 셀은 PMOS와 강유전체 커패시터로 구성되며 셀 plate 는 ground 에 접지 된다. 제안된 FRAM 에서는 비트라인이 V/sub DD/로 precharge 되고, negative 전압 워드라인 기법이 사용되며, negative 펄스 restore 동작을 이용한다 GPPG 셀을 이용한 FRAM 구조는 셀 plate 구동기폭 사용하지 않으므로 메모리 셀 efficiency를 극대화 할 수 있는 장점이 있다. 또한 기존의 common-plate 셀과는 달리 제안된 FRAM 구조는 데이터의 읽기 및 쓰기 동작 시 강유전체 커패시터에 V/sub DD/거 충분한 전압이 가해지므로 저 전압 동작에 제한이 없다. 아울러 제안된 FRAM 구조는 필요한 8 비트 데이터만 선택하는 column-path 회로를 사용하므로 메모리 array 전력소모를 최소화 할 수 있다. 끝으로 0.5-um, triple-well/1-polycide/2-metal 공정을 이용한 4-Mb FRAM 설계를 통해 GPPG 셀 FRAM architecture 실현 가능성을 확인하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

In this Paper, a new FRAM design technique utilizing grounded-plate PMOS-gate (GPPG) ferroelectric cell is proposed. A GPPG cell consists of a PMOS access transistor and a ferroelectric data storage capacitor. Its plate is grounded. The proposed architecture employs three novel methods for cell oper...

주제어

#Memory   #ferroelectrics   #FRAM   #nonvolatile   #GPPG ferroelectric cell  

참고문헌 (8)

  1. T. Sumi et al., 'A 256kb nonvolatile ferroelectric memory at 3V and 100ns,' in ISSCC Dig. Tech. Papers, pp. 268-269, San Francisco, USA, Feb. 1994 

    crossref

  2. R. Ogiwara et al., 'A 0.5-um, 3-V, ITIC, 1-Mbit FRAM with a variable reference bit-line voltage scheme using a fatigue-free reference capacitor,' IEEE J. Solid-State Circuits, Vol. 35, No. 4, pp. 545-551, Apr. 2000 

    상세보기 crossref

  3. Y. Chung et al., 'A 3.3-V, 4-Mb nonvolatile ferroelectric RAM with selectively driven double-pulsed plate read/write-back scheme,' IEEE J. Solid-State Circuits, Vol. 35, No. 5, pp. 697-704, May 2000 

    상세보기 crossref

  4. C. Ohno et al., 'A highyly reliable ITIC 1Mb FRAM with novel ferro-programmable redundancy scheme,' in ISSCC Dig. Tech. Papers, pp. 36-37, San Francisco, USA, Feb. 2001 

    crossref

  5. D. Takashima et al., 'A 76- $mm^2$ 8-Mb chain ferroelectric memory,' IEEE J. Solid-State Circuits, Vol. 36, No. 11, pp. 1713-1720, Nov. 2001 

    상세보기 crossref

  6. H. Koike et al., 'A 60-ns 1-Mb nonvolatile ferroelectric memory with a nondriven cell plate line write/read scheme,' IEEE J. Solid-State Circuits, Vol. 31, No. 11, pp. 1625-1634, Nov. 1996 

    상세보기 crossref

  7. G. Braun et al., 'A robust $8F^2$ ferroelectric RAM cell with depletion device (DeFeRAM),' IEEE J. Solid-State Circuits, Vol. 35, No. 5, pp. 691-696, May 2000 

    상세보기 crossref

  8. J. Shin et al., 'A new charge pump without degradation in threshold voltage due to body effect,' IEEE J. Solid-State Circuits, Vol. 35, No. 8, pp. 1227-1230, Aug. 2000 

    상세보기 crossref

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로