고상 결정화로 제작한 다결성 실리콘 박막 트랜지스터에서의 열화특성 분석 The Analysis of Degradation Characteristics in Poly-Silicon Thin film Transistor Formed by Solid Phase Crystallization원문보기
Then-channel poly-Si thin-film transistors (poly-Si TFT's) formed by solid phase crystallization (SPC) method on glass were measured to obtain the electrical parameters such as of I-V characteristics, mobility, leakage current, threshold voltage, and subthreshold slope. Then, devices were analyzed t...
Then-channel poly-Si thin-film transistors (poly-Si TFT's) formed by solid phase crystallization (SPC) method on glass were measured to obtain the electrical parameters such as of I-V characteristics, mobility, leakage current, threshold voltage, and subthreshold slope. Then, devices were analyzed to obtain the reliability and appliability on TFT-LCD with large-size and high density. In n-channel poly-Si TFT with 5$\mu\textrm{m}$/2$\mu\textrm{m}$, 8$\mu\textrm{m}$, 30$\mu\textrm{m}$ devices of channel width/length, the field effect mobilities are 111, 116, 125 $\textrm{cm}^2$/V-s and leakage currents are 0.6, 0.1, and 0.02 pA/$\mu\textrm{m}$, respectively. Low threshold voltage and subthreshold slope, and good ON-OFF ratio are shown, as well. Thus. the poly-Si TFT's used by SPC are expected to be applied on TFT-LCD with large-size and high density, which can integrate the display panel and peripheral circuit on a targe glass substrate.
Then-channel poly-Si thin-film transistors (poly-Si TFT's) formed by solid phase crystallization (SPC) method on glass were measured to obtain the electrical parameters such as of I-V characteristics, mobility, leakage current, threshold voltage, and subthreshold slope. Then, devices were analyzed to obtain the reliability and appliability on TFT-LCD with large-size and high density. In n-channel poly-Si TFT with 5$\mu\textrm{m}$/2$\mu\textrm{m}$, 8$\mu\textrm{m}$, 30$\mu\textrm{m}$ devices of channel width/length, the field effect mobilities are 111, 116, 125 $\textrm{cm}^2$/V-s and leakage currents are 0.6, 0.1, and 0.02 pA/$\mu\textrm{m}$, respectively. Low threshold voltage and subthreshold slope, and good ON-OFF ratio are shown, as well. Thus. the poly-Si TFT's used by SPC are expected to be applied on TFT-LCD with large-size and high density, which can integrate the display panel and peripheral circuit on a targe glass substrate.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
제안 방법
드레인 영역에 인을 주입하고 n-채널을 형성시켰다. 이때 활성화는 900℃로 어닐링을 하였고, 상압 화학 기상 증착법으로 층간막을 성장시킨 후, 활성층의 다결정 실리콘 박막의 결함을 줄이기 위해 특별히 순수한 수소 플라즈마 상태에서 350"C, 30분간 수소화 공성을 행하였다. :1 후, 접촉창 홀은 형성하고, 甘속 배선을 한 전반적인 주요 제작 흐름도가 그림 1이다.
야기 시킨다[3, 4]. 이에 게이!:-工, -레인에선압 스*-레스를 인가하여 출력트성과 신岸 전달 号성을 츠성하였고, 신뢰성과 내叶성음 위한 분석은 소자에 스巨레스인가하여 소사가 人 트레스의 인가전과 후의 전기적인 특성 변화, 비교 분석하였다.
다결정 실리콘 TFT는 유리 기판에 저온 공정 기술(M600℃)로 제작하였다. 다결정 실리콘 박막을 형성시킨 후LPCVD법 에의하여 게이트 절연막 1000A의 두께를 형성하였으며, 게이트 절연막 상단을 리소그래피 과정 후패턴으로 게이트 전극을 형성증착시켜서스페이스산화막을 증착 시켜서, 반응성 이온 에칭에 의하여 이방성으로 산화막을 식각시켜 측벽 스페이스막을 형성하였다.
대형 화면을 위한 화소의 개 孑 율, 신뢰성과 내干 성을 분석하기 위해 제작한 소자에 전기적인 양의 전압 인가를 게이트와 드레인에 각각 스트레스 시간을 변화시키면서 인가하였다.
소스 . 드레인 영역에 인을 주입하고 n-채널을 형성시켰다. 이때 활성화는 900℃로 어닐링을 하였고, 상압 화학 기상 증착법으로 층간막을 성장시킨 후, 활성층의 다결정 실리콘 박막의 결함을 줄이기 위해 특별히 순수한 수소 플라즈마 상태에서 350"C, 30분간 수소화 공성을 행하였다.
제작하였다. 디스플레이 응용을 위해 소자의 전기적 전달 및 출력 특성을 측정하고, 스트레스를 각각 게이트와 드레인 스트레스의 전압을 인가한 후 채널 폭과 길이의 변화에 따른 다양한 전기적 특성 변화를 측정하여 파라미터의 분석을 통하여 소자의 동작메카니즘 확립과 신뢰성을 분석하고자 한다.
따라서 본 연구에서는 기존의 문-제 점인 넓은 면적과 양산성을 고려하여 낮은 온도에서 활성 영역 층을 고상 결정화 방법을 이용하여 높은 전계 효과, 이동도, 개구율을 높이는 다결정 실리콘의 박막 트랜지스터를 제작하고자 하며, 또 기판을 저렴한 유리 기판 위에 600℃ 이 하의 저 온 공정의 고상 결정화를 통하여 큰 입자 크기를 갖는 박막을 형성시키고, 소자의 구조는 게이트가 상단 구조이며, n 채널의 다결정 박막 트랜지스터를 제작하였다. 디스플레이 응용을 위해 소자의 전기적 전달 및 출력 특성을 측정하고, 스트레스를 각각 게이트와 드레인 스트레스의 전압을 인가한 후 채널 폭과 길이의 변화에 따른 다양한 전기적 특성 변화를 측정하여 파라미터의 분석을 통하여 소자의 동작메카니즘 확립과 신뢰성을 분석하고자 한다.
본 논문은 새로운 방법으로 유리 기판 위에 SOI 구조로 600℃ 이하의 저온 공정인 고상 결정화 방법으로 제작된 상단 게이트 구조의 n 채널 다결정 실리콘 박막 트랜지스터를 제작하였다. 소자의 전기적 스트레스는 음의 바이어스이며, n-채널 TFT 의 스트레스 인가 전과 후의 전류-전압 파라미터 특성의 변화는 드레인 근처의 핫-전자의 주입이 발생하여 계면 준위 생성과 게이트 산화막 내에 전자 트랩이 형성되고, 이로 ■인하여 다결정실리콘/ 산화막에 생성된 계면 상태는 채널에 양의 전하를 유기시켜서 결국 게이트 채널의 길이가 길어지는 효과로 인해 파라미터의 특성의 열화에서, 문턱 전압과 최대 전달 컨덕턴스는 스트레스를 인가하기 전보다 증가하였고, 열화 정도를 스트레스 인가 시간과 파라미터의 특성 열화와의 연관성이 나타났다.
상단 게이트 단자로 연결 설계한 소자의 구조가 그림2의 단면도이며, 이 박막 트랜지스터의 채널폭은 5//m, 30//m, lOQan이고, 채널 길이는 각각 2/zm, 6网1, 7㎛, 8/zm, 9/zm, 10“m로 설계 제작하였다. 제작한 소자의 특징은 다결정 실리콘을 활성 영역으로이용한 점과 구조적으로 게이트가 상단에 위치한 计조이 다.
대상 데이터
순서도가 그림1이다. 다결정 실리콘 TFT는 유리 기판에 저온 공정 기술(M600℃)로 제작하였다. 다결정 실리콘 박막을 형성시킨 후LPCVD법 에의하여 게이트 절연막 1000A의 두께를 형성하였으며, 게이트 절연막 상단을 리소그래피 과정 후패턴으로 게이트 전극을 형성증착시켜서스페이스산화막을 증착 시켜서, 반응성 이온 에칭에 의하여 이방성으로 산화막을 식각시켜 측벽 스페이스막을 형성하였다.
성능/효과
게이트 전압 스트레스의 특성 변화가 그림 7이벼, "-레인의 최대 전류량을 가늠할 수 있, , : 드레인 전압 변화에 亳레인 전류의 특성에서 스트레스인가 후에 득 성은 드레인 전압에 따忌 :〔네인 전류 특성이며, 스工-레스 인가 시간의 云사에 따라 , -레인 전류가 증가된 결과이며, 상단 七성、2 채널길이가 5;(血에서 채넌폭이 30仰의 결과이」, 하단은채널 길이 割m와 폭이 50㎛의 특성으로 재널 폭이넓으면 스트레스의 영향이 거의 차이가 없그 드레인 전압과레인 전류의 측정 결과이다. 이는 입자겅계면에 현수본드와 왜곡 본 W 연 결이 존재하여 寸지 대역 내에 많은 국부화된 상태, 이 분포하여 이들이 캐리어들을 포획하는 트랩센터로 작용하는 영향이 감소되는 것으로 유추된다[6, 7].
그림 4는 채 널 폭의 차이에 서 나타나-, 누설전류느 10 10A 정도로 기존의 다결정 실리콘 박막 트랜지스터보다 더 작은 것으로 나타났으며, 채널 폭이 넓은 소자가 채널의 가장자리 영역으로 인해누설 전류가 10 10A 정도에서 약간 높게 나타났으며, 이% 예측한 결과와 동일한 특성으로 소자 구조로 상단 게 이 트의 채 널 긴 이 증가에 따라 선형영역에서 드레인 전류는 감소되 % 결과로 나타났다. 채널 길이가 길어짐에 따라 전달 컨덕턴스가 감소하拦 결과匕 단결정 소자와 동일한 특성을 보인다.
수 있다. 다결정 실리콘을 게이트 물질로 형성시에 수소화 처리가 바로 문턱 아래 스윙 계수가커지는 데 작용하게 되고, 특히 전자가 축적되었을때와 같은 양의 게이트 전압에 스트레스가 인가되었을 때 심한 특성 변화가 나타났다. 이를 이용하여 출력특성에서 드레인 전도도를 이용하여 이동도를 구할 수 있는데, 이 이동도 는 유효 이동도이다.
게이트■ 채널 길이의 특성은 길이가 길어짐에 따라 전류량이 감소 하 上 특성으로 단결정 MOSFET와동일한 특성이 다. 드레인 전도도는 圧 레 인 전압이 낮은 곳에서 최 대값을 나타내었고, r- 레인 전압이 높을수록 감소하였다.
또 드레인에 양의 전압 스트레스를 인가한 결과는 드레인 전류가 처음에는 증가하다가 감소하는 경향의 분석은 두 가지의 원인으로 게이트와 산화막 계면의 트랩 밀도와 드레인과 게이트 계면에서 스트레스에 의한 공핍층 확산 및 트랩의 영향으로핫 전자의 포획의 일정량 이상은 스트레스 시간 증가와 특성 변화는 거의 없는 것으로 분석되었다. 이는 공정과정에서 생기는 모빌 이온 및 수소화 공정에서 생기는 트랩이 소자의 열화에 영향을 미치는 것으로 나타났다.
박막 트랜지스터를 제작하였다. 소자의 전기적 스트레스는 음의 바이어스이며, n-채널 TFT 의 스트레스 인가 전과 후의 전류-전압 파라미터 특성의 변화는 드레인 근처의 핫-전자의 주입이 발생하여 계면 준위 생성과 게이트 산화막 내에 전자 트랩이 형성되고, 이로 ■인하여 다결정실리콘/ 산화막에 생성된 계면 상태는 채널에 양의 전하를 유기시켜서 결국 게이트 채널의 길이가 길어지는 효과로 인해 파라미터의 특성의 열화에서, 문턱 전압과 최대 전달 컨덕턴스는 스트레스를 인가하기 전보다 증가하였고, 열화 정도를 스트레스 인가 시간과 파라미터의 특성 열화와의 연관성이 나타났다.
실제 디스플레이 적용을 위한 채널 폭과 채널길이에 따라 출력 특성의 변화는 채널 폭이 클 수록 출력 특성에서 드레인 전류량의 증가와 선형영역과 포화영역의 구분이 명확하였고, 채널 길이에 따른 출력 특성에서는 채널길이가 짧은 소자에서 구분이 명확하였다. 이는 기존의 MOSFET와같은 경향을 나타내었으나, 드레인 전압의 높은 전압에서는 MOSFET와 상반된 경향이었다.
후속연구
따라서 스트레스에 의한 신뢰 성 분석으로 낮은 온도의 고상 결정화를 다 결정 실리콘 소자로서 대면적과 양산성을 갖출 수 있는 디스플레이 소자에 적용 가능할 것으로 사료된다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.