$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

RF IC용 싸이리스터형 정전기 보호소자 설계에 관한 연구

A study on the design of thyristor-type ESD protection devices for RF IC's

초록

CMOS RF IC에서 중요한 문제가 되는 입력 노드에의 기생 커패시턴스 추가 문제를 줄이기 위해, 2차원 소자 시뮬레이션 결과 및 그에 따른 분석을 기반으로, 표준 CMOS 공정에서 쉽게 제작 가능한 pnpn 싸이리스터 구조의 ESD 보호용 소자를 제안한다. 제안된 소자의 DC 항복특성을 일반적으로 사용되고 있는 보호용 NMOS 트랜지스터 경우와 비교 분석하여 제안된 소자를 사용하였을 경우의 이점을 입증한다. 시뮬레이션을 통해 제안된 소자에 의한 특성 향상을 보이고 이와 관련된 미케니즘들에 대해 설명한다. 또한 제안된 소자의 최적 구조를 정의하기 위해 소자구조에 따른 특성변화를 조사한다. ESD 보호용으로 제안된 소자를 사용할 경우 추가되는 기생 커패시턴스의 감소 정도를 보이기 위해 AC 시뮬레이션 결과도 소개한다. 본 논문의 분석 결과는, CMOS RF IC에서 ESD 보호용으로 제안된 소자를 사용할 경우 NMOS 트랜지스터를 사용할 경우와 대비, 동일한 ESD 강도를 유지하면서 입력노드에 추가되는 커패시턴스의 양을 1/40 정도로 줄일 수 있는 가능성을 보여준다.

Abstract

Based on simulation results and accompanying analysis, we suggest a thyristor-type ESD protection device structure suitable for implementation in standard CMOS processes to reduce the parasitic capacitances added to the input nodes, which is very important in CMOS RF ICs. We compare DC breakdown characteristics of the suggested device to those of a conventional NMOS protection device to show the benefits of using the suggested device for ESD protection. The characteristic improvements are demonstrated and the corresponding mechanisms are explained based on simulations. Structure dependencies are also examined to define the optimal structure. AC simulation results are introduced to estimate the magnitude of reduction in the added parasitic capacitance when using the suggested device for ESD protection. The analysis shows a possibility of reducing the added parasitic capacitance down to about 1/40 of that resulting with a conventional NMOS protection transistor, while maintaining robustness against ESD.

저자의 다른 논문

참고문헌 (8)

  1. High-performance 5.2GHz LNA with on-chip inductor to provide ESD protection , Leroux, P.;Steyaert, M. , Electronics Letters / v.37,pp.467-469, 2001
  2. ESD protection design on analog pin with very low input capacitance for high-frequency or current-mode applications , Ker, M.D.;Chen, T.Y.;Wu, C.Y.;Chang, H.H. , IEEE J. Solid-state Circuits / v.36,pp.1104-1199, 2000
  3. Distributed ESD protection fro high-speed integrated circuits , Kleveland, B.;Maloney, T.J.;Morgan, I.;Madden, L.;Lee, T.H.;Wong, S.S. , IEEE Electron Devices Lett. / v.21,pp.390-392, 2000
  4. A comparison study of ESD protection fro RF ICs: Performance vs. parasitics , Feng, H.;Gong, K.;Wang, A.Z. , IEEE MTT-S Digest / v.,pp.143-146, 2000
  5. Hot-carrier reliability and ESD latent damage , Aur, S.;Chatterjee, A.;Polgreen, T. , IEEE Trans. Electron Devices / v.35,pp.2189-2193, 1988
  6. ATLAS II Framework, Version 5.0.0.R , / v.,pp., 1999
  7. Characterization and modeling of second breakdown in nMOST's for extraction and ESD-related process and design parameters , Amerasekera, A.;van Roozendaal, L.;Bruines, J.;Kuper, F. , IEEE Trans. Electron Devices / v.38,pp.2161-2168, 1991
  8. HBM ESD 현상의 혼합모드 과도해석, D편 , 최진영;송광섭 , 전자공학회논문지 / v.38,pp.1-12, 2001

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

이 논문과 연관된 기능

DOI 인용 스타일