$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

오류 정정기능이 내장된 6-비트 70MHz 새로운 Interpolation-2 Flash ADC 설계
A 6-bit, 70MHz Modified Interpolation-2 Flash ADC with an Error Correction Circuit 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.41 no.3 = no.321, 2004년, pp.83 - 92  

박정주 (충북대학교 정보통신공학과) ,  조경록 (충북대학교 정보통신공학과)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 새로운 interpolation-2 방식의 비교기 구조를 제안하여 칩 면적과 전력 소모를 줄이며 오류정정 회로를 내장하는 6-비트 70㎒ ADC를 설계하였다. Interpolation 비교기를 적용하지 않은 flash ADC의 경우 2n개의 저항과 2n -1개의 비교기가 사용되며 이는 저항의 수와 비교기의 수에 비례하여 많은 전력과 큰 면적을 필요로 하고 있다. 또한, interpolation-4 비교기를 적용한 flash ADC는 면적은 작으나 단조도, SNR, INL, DNL 특성이 떨어진다는 단점이 있었다. 본 논문에서 설계한 interpolation-2 방식의 ADC는 저항, 비교기, 앰프, 래치, 오류정정 회로, 온도계코드 디텍터와 인코더로 구성되며, 32개의 저항과 31개의 비교기를 사용하였다. 제안된 회로는 0.18㎛ CMOS 공정으로 제작되어 3.3V에서 40mW의 전력소모로 interpolation 비교기를 적용하지 않은 flash ADC에 비해 50% 개선되었으며, 칩 면적도 20% 감소되었다. 또한 노이즈에 강한 오류정정 회로가 사용되어 interpolation-4 비교기를 적용한 flash ADC 에 비해 SNR이 75% 개선된 결과를 얻었다.

Abstract AI-Helper 아이콘AI-Helper

In this thesis, a modified interpolation-2 6-bit 70MHz ADC is proposed minimizing chip area and power consumption, which includes an error correction circuit. The conventional flash ADC without interpolation comparators suffers from large chip area and more power consumption due to 2n resistors and ...

주제어

참고문헌 (10)

  1. K. Nagaraj, H. S. Fetterman, J. Anidjar, S. H. Lewis, and R. G. Renninger, 'A 250-mW, 8-b, 52-M sample/s Parallel-Pipelined A/D Converter with Reduced Number of Amplifiers,' IEEE J. Solid-State Circuits, vol. 32, pp. 312-320, Mar. 1997 

  2. R. Roovers and M. S. J. Steyaert, 'A 175M s/s, 6 b, 160mW, 3.3V CMOS A/D Converter,' IEEE J. Solid-State Circuits, vol. 31, pp. 938-944, July 1996 

  3. M. P. Flynn and D. J. Allstor, 'CMOS Folding Converters with Current-mode Interpolation,' IEEE J. Solid-State Circuits, vol. 31, pp. 1248-1257, Sept. 1996 

  4. S. Tsukamoto et al., 'A CMOS 6-b, 200M Sample/s, 3V-Supply A/D Converter for a PRML Read Channel LSI,' IEEE J. Solid-State Circuits, vol. 31, pp. 1831-1836, Nov. 1996 

  5. R. E. J. van de Grift. I. W. J. Rutten and M. van de Veen, 'An 8-b video ADC Incorporating Folding and Interpolation Techniques,' IEEE J. Solid-State Circuits, vol. 22, pp. 944-953, Dec. 1987 

  6. B. Nauta, and A. and G. W. Venes, 'A 70-MS/s 110mW 8-b CMOS Folding and Interpolation A/D Converter,' IEEE J. Solid-State Circuits, vol. 30, pp. 1302-1308, Dec. 1995 

  7. M. Steyaert, R. Roovers, and J. Craninckx, 'A 100 MHz 8-bit CMOS Interpolating A/D Converter,' IEEE Custom Integrated Circuits Conference, pp. 28.1.1-28.1.4, May 1993 

  8. J. Lin and B. Haroun, 'An Embedded 0.8 V/480uW 6B/22 MHz Flash ADC in 0.13-um Digital CMOS Process Using a Nonlinear Double Interpolation Technique,' IEEE J. Solid-State Circuits, vol. 37, pp. 1610-1617, Dec. 2002 

  9. S. Limotyrakis, K. Y. Nam, and b. A. Wooley, 'Analysis and Simulation of Distortion in Folding and Interpolating A/D Converters,' IEEE Transactions on Circuits and Systems-II : Analog and Digital Signal Processing, vol. 49, No. 3, pp. 161-169, March 2002 

  10. P. Pereira, J. R. Fernandes and M. M. Silva, 'Wallace Tree Encoding in Folding and Interpolation ADCs,' IEEE International Symposium on Circuits and Systems, vol. 1, pp. I-509-I-512, May 2002 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로