$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

박막 게이트 산화막을 갖는 n-MOSFET에서 SILC 및 Soft Breakdown 열화동안 나타나는 결함 생성
Trap Generation during SILC and Soft Breakdown Phenomena in n-MOSFET having Thin Gate Oxide Film 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.41 no.8 = no.326, 2004년, pp.1 - 8  

이재성 (위덕대학교 정보통신공학부)

초록
AI-Helper 아이콘AI-Helper

두께가 3nm인 게이트 산화막을 사용한 n-MOSFET에 정전압 스트레스를 가하였을 때 관찰되는 SILC 및 soft breakdown 열화 및 이러한 열화가 소자 특성에 미치는 영향에 대해 실험하였다. 열화 현상은 인가되는 게이트 전압의 극성에 따라 그 특성이 다르게 나타났다. 게이트 전압이 (-)일 때 열화는 계면 및 산화막내 전하 결함에 의해 발생되었지만, 게이트 전압이 (＋)일 때는 열화는 주로 계면 결함에 의해 발생되었다. 또한 이러한 결함의 생성은 Si-H 결합의 파괴에 의해 발생할 수 있다는 것을 중수소 열처리 및 추가 수소 열처리 실험으로부터 발견하였다. OFF 전류 및 여러 가지 MOSFET의 전기적 특성의 변화는 관찰된 결함 전하(charge-trapping)의 생성과 직접적인 관련이 있다. 그러므로 실험 결과들로부터 게이트 산화막으로 터널링되는 전자나 정공에 의한 Si 및 O의 결합 파괴가 게이트 산화막 열화의 원인이 된다고 판단된다. 이러한 물리적 해석은 기존의 Anode-Hole Injection 모델과 Hydrogen-Released 모델의 내용을 모두 포함하게 된다.

Abstract ▼ AI-Helper 아이콘AI-Helper

Experimental results are presented for gate oxide degradation, such as SILC and soft breakdown, and its effect on device parameters under negative and positive bias stress conditions using n-MOSFET's with 3 nm gate oxide. The degradation mechanisms are highly dependent on stress conditions. For nega...

주제어

#SILC   #soft breakdown   #interface trap   #oxide trap   #deuterium  

참고문헌 (17)

  1. D. J. DiMaria and E. Cartier, 'Mechanism for Strss-induced leakage currents in thin silicon dioxide films,' J. Appl. Phys, Vol. 78, No. 6, pp. 3883-3894, 1995 

    상세보기 crossref

  2. K. F. Schuegraf and C. Hu, 'Hole injection SiO2 breakdown model for very low voltage lifetime extrapolation,' IEEE Trans. Electron Devices, Vol. 41, No. 5, pp. 761-766, 1994 

    상세보기 crossref

  3. E. Rosenbaum and L. F. Register, 'Mechanism of stress-induced leakage current in MOS capacitors,' IEEE Trans. Electron Devices, Vol. 44, pp. 317-323, 1997 

    상세보기 crossref

  4. M. Houssa, T. Nigam, P. W. Mertens and M. M. Heyns, 'Model for the current-voltage characteristics of ultrathin gate oxides after soft breakdown,' J. Appl. Phys, Vol. 84, No. 8, pp. 4351-4355 

    상세보기 crossref

  5. E. M. Vogel, D. W. Heh, J. B. Bernstein and J. S. Suehle, 'Impact of the trapping of anode hot holes on silicon dioxide breakdown,' IEEE Electron Device Lett., Vol. 23, pp. 667-669, 2002 

    상세보기 crossref

  6. E. Rosenbaum and J. Wu, 'Trap generation and breakdown processes in very thin gate oxides,' Microelectronics Reliability, vol. 41, pp. 625-632, 2001 

    상세보기 crossref

  7. H. Guan, M. F. Li, Y. He, B. J. Cho and Z. Dong, 'A thorough study of quasi-breakdown phenomenon of thin gate oxide in dual-gate CMOSFET's,' IEEE Trans. Electron Devices, vol. 47, pp. 1608-1616 

    상세보기 crossref

  8. S. I. Takagi and M. Takayanagi,' Carrier transport properties of thin gate oxide after soft and hard breakdown,' Microelectronic Engineering, vol. 59, pp. 5-15, 2001 

    상세보기 crossref

  9. E. Wu, E. Nowak, J. Aitken, W. Abadeer, L. K. Han and S. Lo, 'Structural dependence of dielectric breakdown in ultra-thin gate oxides and its relationship to soft breakdown modes and device failure,' IEDM Tech. Dig., pp. 187-190, 1998 

    crossref

  10. T. Sakura, H. Utsunomiya, Y. Kamakua and K. Taniguchi, 'A detailed study of soft and pre-soft-breakdowns in small geometry MOS structures,' IEDM Tech. Dig., pp. 183-186, 1998 

  11. P.J. McWhorter and P.S. Winokur, 'Simple technique for separating the effects of interface traps and trapped-oxide charge in metal-oxide-semiconductor transistors,' Appl. Phys. Lett., vol. 48, pp. 133-135, 1986 

    상세보기 crossref

  12. K. Hess, A. Haggag, W. McMahon, B. Fischer, K. Cheng, J. Lee and J. Lyding, 'Simulation of Si- $SiO_2$ defect generation in CMOS chips: From atomistic structure to chip failure rates,' IEMD Tech. Dig., pp. 93-96, 2000 

  13. J. H. Stathis, 'Percolation models for gate oxide breakdown,' J. Appl. Phys., vol. 86, pp. 5757-5766, 1999 

    상세보기 crossref

  14. J. W. Lyding, K. Hess, and I. C. Kizilyalli, 'Reduction of hot electron degradation in metal oxide semiconductor transistors by deuterium processing,' Appl. Phys. Lett., vol. 68, pp. 2526-2528, 1996 

    상세보기 crossref

  15. T. Pompl, H. Wurzer, M. Kerber, R. C. W. Wilkins, and I. Eisele, 'Influence of soft breakdown on NMOSFET device characteristics,' in Proc. IRPS, pp. 82-87, 1999 

    crossref

  16. P. M. Lenahan and J. F. Conley Jr., 'What can electron paramagnetic resonance tell us about the Si- $SiO_2$ system?,' J. Vacuum Science and Technology B, vol. 16, pp. 2134-2154, 1998 

    상세보기 crossref

  17. H. Uchida and T. Ajioka, 'Electron trap center generation due to hole trapping in $SiO_2$ under Fowler-Nordheim tunneling stress,' Appl. Phys. Lett., vol. 51, pp. 433-435, 1987 

    상세보기 crossref

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로