Log-MAP 복호 알고리즘을 사용하는 터보 복호기는 뛰어난 복호 성능에도 불구하고, 반복적 연산으로 인하여 인터리버의 크기에 비례하는 많은 메모리와 높은 하드웨어 복잡도가 단점으로 지적된다. 이에 본 논문에서는 Log-MAP 복호 알고리즘 기반의 터보 복호기를 설계할 때 복호 성능 및 하드웨어 복잡도에 영향을 미칠 수 있는 다양한 설계 이슈들을 제시하고, 설계 이슈들의 변화에 따른 복호 성능을 모의실험을 통하여 비교 분석한다. 하드웨어 복잡도와 복호 성능간의 균형을 고려하여 수신정부 사전정보, 상태 메트릭을 각각 5 비트, 6 비트 그리고 7 비트로 할당하여 부동 소수점 연산의 비트오율에 근접하는 성능을 확인하였다. Log-MAP 복호 알고리즘의 주연산인 MAX*에 대한 하드웨어 복잡도와 복호 성능을 비교 분석하였다. MAX* 연산 중 계산도가 큰 오류 보정 함수를 근사화된 조합회로로 구성하여 하드웨어 부담을 줄일 수 있는 방법을 제시하였고, 윈도우 블록 길이가 32인 슬라이딩 윈도우 기법을 적용하여 적은 복호 성능 저하로 상태메트릭 저장에 필요한 메모리 공간을 감소할 수 있음을 확인하였다.
Log-MAP 복호 알고리즘을 사용하는 터보 복호기는 뛰어난 복호 성능에도 불구하고, 반복적 연산으로 인하여 인터리버의 크기에 비례하는 많은 메모리와 높은 하드웨어 복잡도가 단점으로 지적된다. 이에 본 논문에서는 Log-MAP 복호 알고리즘 기반의 터보 복호기를 설계할 때 복호 성능 및 하드웨어 복잡도에 영향을 미칠 수 있는 다양한 설계 이슈들을 제시하고, 설계 이슈들의 변화에 따른 복호 성능을 모의실험을 통하여 비교 분석한다. 하드웨어 복잡도와 복호 성능간의 균형을 고려하여 수신정부 사전정보, 상태 메트릭을 각각 5 비트, 6 비트 그리고 7 비트로 할당하여 부동 소수점 연산의 비트오율에 근접하는 성능을 확인하였다. Log-MAP 복호 알고리즘의 주연산인 MAX*에 대한 하드웨어 복잡도와 복호 성능을 비교 분석하였다. MAX* 연산 중 계산도가 큰 오류 보정 함수를 근사화된 조합회로로 구성하여 하드웨어 부담을 줄일 수 있는 방법을 제시하였고, 윈도우 블록 길이가 32인 슬라이딩 윈도우 기법을 적용하여 적은 복호 성능 저하로 상태메트릭 저장에 필요한 메모리 공간을 감소할 수 있음을 확인하였다.
Turbo decoder inherently requires large memory and intensive hardware complexity due to iterative decoding, despite of excellent decoding efficiency. To decrease the memory space and reduce hardware complexity, various design issues have to be discussed. In this paper, various design issues on Turbo...
Turbo decoder inherently requires large memory and intensive hardware complexity due to iterative decoding, despite of excellent decoding efficiency. To decrease the memory space and reduce hardware complexity, various design issues have to be discussed. In this paper, various design issues on Turbo decoder are investigated and the tradeoffs between the hardware complexity and the performance are analyzed. Through the various simulations on the fixed-length analysis, we decided 5-bits for the received data, 6-bits for a priori information, and 7-bits for the quantization state metric, so the performance gets close to that of infinite precision. The MAX operation which is the main function of Log-MAP decoding algorithm is analyzed and the error correction term for MAX* operation can be efficiently implemented with very small hardware overhead. The size of the sliding window was decided as 32 to reduce the state metric memory space and to achieve an acceptable BER.
Turbo decoder inherently requires large memory and intensive hardware complexity due to iterative decoding, despite of excellent decoding efficiency. To decrease the memory space and reduce hardware complexity, various design issues have to be discussed. In this paper, various design issues on Turbo decoder are investigated and the tradeoffs between the hardware complexity and the performance are analyzed. Through the various simulations on the fixed-length analysis, we decided 5-bits for the received data, 6-bits for a priori information, and 7-bits for the quantization state metric, so the performance gets close to that of infinite precision. The MAX operation which is the main function of Log-MAP decoding algorithm is analyzed and the error correction term for MAX* operation can be efficiently implemented with very small hardware overhead. The size of the sliding window was decided as 32 to reduce the state metric memory space and to achieve an acceptable BER.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
이는 적은 하드웨어 자원과 저전력으로 동작해야 하는 이동통신 기기에의 적용에 큰 장애물로 귀착될 수 있다. Log-MAP 터보 복호기의 설계시 적은 성능 저하로 하드웨어 복잡도와 필요 메모리 부담을 줄이기 위하여 본 논문에서는 다양한 설계이슈들을 제시하였고 모의실험을 통하여 비교 분석하였다.
본 논문에서는 Log-MAP 복호 알고리즘 기반의 터보 복호기의 성능 및 복잡도에 영향을 미칠 수 있는 다양한 설계 이슈들을 제시하고 설계 이슈들의 변화에 따른 성능을 비교 분석하여 3GPP 규격의 터보 복호기 설계에 적용할 수 있는 설계 방법을 제시한다.
이에 본 논문에서는 간략화된 M* AX 연산을 제안하였다. 앞서 고정 소수점 비트 할당에서의 정해진 전체 소수점 이하의 비트 길이에 따라 양자화된 값을 나타내는 표1을 참조하여 오류 보정 함수 /乂/를 설계하면 간략화된 오류 보정 함수는 그림6의 점선과 같은 오류 보정 특성을 갖고 이는 그림7의 간단한 로직 게이트로 이루어진 조합회로로 구성할 수 있다.
가설 설정
같이 나타내었다. C 언어로 구현된 랜덤 발생기로 부터 발생된 정보를 이용하여 3GPP 표준 터보부호화기로 부터 부호화된 신호 ' 1' 과 ' 0' 을 각각 ' 1' 과 ' -1' 로 변조시키는 BPSK(Binary Phase Shift Keying) 변조 후 평균이 0이고 분산이 No/2 인 AWGN(Additive White Gaussian Noise) 채널을 통하여 정보가 전송된다고 가정한다. 또한 프레임의 크기는 107, 인터리버의 크기 N 은 1024, 부호율 Re 1/3, 반복 복호 횟수는 8, 그리고 Eb/No는 0.
제안 방법
MAP 복호 알고리즘의 단점인 복잡한 연산을 보완하기 위하여 MAP 복호 알고리즘을 로그 영역으로 치환하여 복호 과정 연산의 복잡도를 감소한 Log-MAP 복호 알고리즘이 제안되었지만, 여전히 인터리버 크기에 비례하는 다량의 메모리를 필요로 한다. 슬라이딩 윈도우는 연산의 복잡도를 줄인 Log-MAP 복호 알고리즘의 단점인 높은 메모리 요구량을 감소하기 위해 제안된 기법으로 입력 프레임을 여러 개의 윈도우 블록으로 나누어 각각의 윈도우 블록 단위로 복호하고 부수적인 연산 과정을 추가하여 Log-MAP 복호 알고리즘과 비슷한 성능을 나타낸다 [[56] ].
이에 본 논문에서는 시간 에서의 연산 시간이 가장 긴 가능도비 연산에 간소화된 M* AX 연산을 적용하여 Log-MAP 복호 구조를 설계하고 성능평가를 실시하였다.
성능/효과
0.8dB 까지 윈도우 블록의 크기가 입력 프레임의 길이와 같은 고정 소수점 비트 할당된 Log-MAP 복호기와 윈도우 블록의 크기가 변화된 SW-Log-MAP 복호기의 성능은 큰 차이를 보이지 않지만, ldB 이상에서는 윈도우 블록의 크기가 32(SW32)인 경우 Log-MAP 복호기의 성능에 근접함을 보인다.
고정 소수점 비트 할당을 고려한 오류 보정 함수 仏片 를 간략화 시켜 조합회로로 대체하여 비트 오율을 살펴 본 결과 그림8과 같이 기존의 부동 소수점일 때의 비트 오율에 근접하는 성능을 보인다. 또한 전체 부동 소수점 연산과 비교해 볼 때, 간략화된 오류 보정 함수 를 이용하면 빈번한 메모리 접근에 대한 시스템 자원의 부담을 감소시킬 수 있다.
수 있다. 또한, Log-MAP 복호 알고리즘의 주연산인 M* AX 연산을 근사화하여 가능도비 연산에 이용할 수 있는 여러 구조를 제시하고 분석하였다 한번에 계산할 수 있는 인자의 수가 많아질수록 복호연산 시간과 하드웨어 복잡도를 낮출 수 있지만, 복호 성능의 저하를 야기하며, 파이프라인 구성의 어려움이 따르므로 규칙성을 갖는 M*(AA, BX ) 연산이 파이프라인 구성에 적합하다.
나타내었다. 수신정보(RCV), 사전정보(API) 그리고 상태 메트릭(SM)의 순서로 비트 할당을 할수록 부동 소수점 일 때의 성능에 대해 차이를 보이지만 수신정보 5 비트 사전정보 6 비트 그리고 상태 메트릭 7 비트를 할당할 때 적은 성능저하로 적절한 비트 할당을 할 수 있다
최종적으로 슬라이딩 윈도우 기법의 도입은 상태 메트릭 저장 공간을 윈도우 블록 크기로의 획기적인 절감을 얻을 수 있지만, 윈도우 블록 크기가 복호 성능을 좌우 하므로 이를 비교 분석한 결과 윈도우 블록 크기가 32 일 때 부동 소수점 연산의 복호 성능에 근접하는 터보 복호기를 설계할 수 있다.
하드웨어 복잡도와 복호 성능간의 균형을 고려하여 소수점 이하 2 비트 수신정보 5 비트, 사전정보 6 비트 그리고 상태 페트릭 7 비트로 비트를 할당하면 부동 소수점 연산의 비트오율에 근접하는 성능을 얻을 수 있고 적은 필요 메모리 공간과 적은 하드웨어의 부담으로 Log-MAP 복호 알고리즘 기반의 터보 복호기를 설계할 수 있다.
참고문헌 (16)
C. Berrou, A. Glavieux, and P. Thitimajshima, 'Near Shannon limit error correcting coding and decoding: Turbo-codes(I),' in Proc. IEEE ICC '93, pp. 1064-1070, May 1993
L. Bahl, J. Cocke, F. Jelinek and J. Raviv, 'Optimal decoding of linear codes for minimizing symbol error rate,' IEEE Trans. Information Theory, vol. IT-20, pp. 248-287, Mar. 1974
김수영, 이수인, '터보코드(Turbo Codes) 개발 동향,' 주간 기술 동향, 한국전자통신연구원, 888호, pp. 1-12, 1999년
S. Barbulescu and S. Piebrobon, 'Turbo codes: A tutorial on a new class of powerful error correcting coding schemes, part 2: Decoder design and performance,' IEEE Journal of Electrical and Electronics Engineering, Australia, vol. 19, no. 3, pp. 143-152, Sept. 1999
H. Dawid and H. Meyr, 'Real-time algorithms and VLSI architectures for soft output MAP convolutional decoding,' in Proc. Personal, Indoor, and Mobile Radio Communications, PIMRC'95. Wireless:Merging onto the Information Superhighway, vol. 1, pp. 193-197, 1995
S. Benedetto et al., 'Soft-output decoding algorithms in iterative decoding of Turbo codes,' JPL, TDA Progress Report 42-124, Feb. 1996
S. Dolinar and D. Divsalar, 'Weight distributions for Turbo codes using random and nonrandom permutations,' TDA Progress report 42-122, pp. 56-65, Aug. 1995
Z. Wang, Z. Chi and K. K. Parhi, 'Area-efficient high-speed decoding schemes for Turbo decoders,' IEEE Trans. VLSI Systems, vol. 10, no. 6, Dec. 2002
M. M. Mansour and N. R. Shanbhag, 'VLSI architectures for SISO-APP decoders,' IEEE Trans. VLSI Systems, vol. 11, no. 4, Aug. 2003
3GPP TS 25.212, 3GPP technical specification group radio access network, multiplexing and channel coding(FDD), (Release 4)
F. Huang, 'Evaluation of soft output decoding for Turbo codes,' Virginia Tech, 1997
P. Robertson, E.Villebrun and P.Hoeher, 'A comparison of optimal and sub-optimal MAP decoding algorithms operating in the log domain,' in Proc. Int. Conf. Communications, pp. 1009-1013, June 1995
김기환, 박태근, '터보 디코더 비트할당에 대한 성능 분석,' SoC 설계 연구회 학술발표 논문집, p. 35-39, May 2004
G. Masera, G. Piccinini, M. Rock, and M. Zamboni, 'VLSI architectures for Turbo codes,' IEEE Trans. VLSI Systems, vol. 7, pp. 369-79, Sept. 1999
A. Viterbi, 'An intuitive justification and a simplified implementation of the MAP decoder for convolutional codes,' IEEE Journal on Selected Areas in Communications, vol. 16, no. 2, pp. 260-264, Feb. 1998
Z. Wang, H. Suzuki and K. K. Parhi, 'VLSI implementation issues of Turbo decoder design for wireless applications,' IEEE Workshop on Signal Processing Systems, pp. 503-512, Oct. 1999
※ AI-Helper는 부적절한 답변을 할 수 있습니다.