$\require{mediawiki-texvc}$
  • 검색어에 아래의 연산자를 사용하시면 더 정확한 검색결과를 얻을 수 있습니다.
  • 검색연산자
검색연산자 기능 검색시 예
() 우선순위가 가장 높은 연산자 예1) (나노 (기계 | machine))
공백 두 개의 검색어(식)을 모두 포함하고 있는 문서 검색 예1) (나노 기계)
예2) 나노 장영실
| 두 개의 검색어(식) 중 하나 이상 포함하고 있는 문서 검색 예1) (줄기세포 | 면역)
예2) 줄기세포 | 장영실
! NOT 이후에 있는 검색어가 포함된 문서는 제외 예1) (황금 !백금)
예2) !image
* 검색어의 *란에 0개 이상의 임의의 문자가 포함된 문서 검색 예) semi*
"" 따옴표 내의 구문과 완전히 일치하는 문서만 검색 예) "Transform and Quantization"
쳇봇 이모티콘
안녕하세요!
ScienceON 챗봇입니다.
궁금한 것은 저에게 물어봐주세요.

논문 상세정보

CMOS 3치 논리 게이트를 이용한 3치 저장 소자 설계

A Design of a Ternary Storage Elements Using CMOS Ternary Logic Gates

초록

본 논문에서는 3치 논리 게이트를 바탕으로 하는 3치 데이터 처리를 위한 3치 flip-flop을 설계하였다. 제안한 flip-flop들은 3치 전압 모드 NMAX, NMIN, INVERTER 게이트를 사용하여 설계하였다. 또한 CMOS 기술을 사용하였고 다른 게이트들 보다 낮은 공급 전압과 낮은 전력소모 특성을 포함하고 있다. 제안한 회로는 0.35um 표준 CMOS 공정에서 설계되었고 3.3v의 공급 전압원을 사용하였다. 제안된 3치 flip-flop 구조는 3치 논리 게이트를 사용하여 VLSI 구현에 적합하고 높은 모듈성의 장점을 갖고 있다.

Abstract

We present the design of ternary flip-flop which is based on ternary logic so as to process ternary data. These flip-flops are composed with ternary voltage mode NMAX, NMIN, INVERTER gates. These logic gate circuits are designed using CMOS and obtained the characteristics of a lower voltage, lower power consumption as compared to other gates. These circuits have been simulated with the electrical parameters of a standard 0.35um CMOS technology and 3.3Volts supply voltage. The architecture of proposed ternary flip-flop is highly modular and well suited for VLSI implementation, only using ternary gates.

저자의 다른 논문

참고문헌 (11)

  1. Multiple-valued logic Its status and its future , Hurst, S.L. , IEEE Trans. on Computer / v.C-22,pp.1160-1179, 1984
  2. Synthesis of discrete functions using I2L technology , Davio, M. , IEEE Trans. on Computer / v.C-30,pp.653-661, 1981
  3. Design of an Asynchronous Digital System with B-ternary Logic , Yasunori Nagata , Proc. 27th ISMVL / v.,pp.256-271, 1997
  4. Switched current CMOS ternary logic circuits , Shousha, A.H. , Int. J. Electronics / v.79,pp.617-625, 1995
  5. CMOS multiple valued logic design part I : Circuit implementation , Jain, A. , IEEE Trans. Circuit system / v.40,pp.503-514, 1993
  6. CMOS multiple valued logic design part II : Function realization , Jain, A. , IEEE Trans. Circuit system / v.40,pp.515-522, 1993
  7. Synthesis of multi-variable MVL functions using hybrid mode CMOS logic , Chang, Y.J. , Proc. 24th ISMVL / v.,pp.35-41, 1994
  8. Multiple valued logic : Current-mode CMOS circuits , Current, K.W. , Proc. 23th ISMVL / v.,pp.176-181, 1993
  9. Design and application pipe lined dynamic CMOS ternary logic and sample ternary differential logic , Wu, C.Y. , IEEE J. Solid-state circuit / v.28,pp.895-906, 1993
  10. Low power dissipation MOS ternary logic family , Ballar, P.C. , IEEE J. of Solid-state circuit / v.19,pp.739-749, 1984
  11. CMOS ternary logic circuits , Wu, X.W. , Proc. of the Institution of Electrical Engineers / v.PtG.137,pp.21-27, 1990

이 논문을 인용한 문헌 (0)

  1. 이 논문을 인용한 문헌 없음

원문보기

원문 PDF 다운로드

  • ScienceON :

원문 URL 링크

원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다. (원문복사서비스 안내 바로 가기)

상세조회 0건 원문조회 0건

DOI 인용 스타일