$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

퍼지-PLL 제어기를 이용한 응답특성 개선
Improvement of the Response Characteristics Using the Fuzzy-PLL Controller 원문보기

照明·電氣設備學會論文誌 = Journal of the Korean Institute of Illuminating and Electrical Installation Engineers, v.19 no.1, 2005년, pp.175 - 181  

조정환 (김포대학 정보통신계열) ,  서춘원 (김포대학 정보통신계열)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 자동화 시스템의 고속 정밀 제어를 위한 퍼지-PLL 제어기를 제안한다. 기존의 PLL 제어기는 넓은 데드존 때문에 지터 잡음을 발생하고, 긴 지연시간 때문에 고속 동작의 정밀제어에는 부적합 하다. 본 논문에서는 이러한 문제를 해결하기 위하여, 제어영역을 고속 제어와 정밀제어 영역으로 구분한다. 먼저 퍼지 제어 기법을 적용하여 신속한 과도응답을 수행하고, 오차가 설정된 범위에 진입하면 새로운 위상 주파수 검출기를 설계한 PLL 제어기를 사용하여 정밀제어를 수행한다. 제안된 다중 구조의 위상 주파수 검출기는 데드존과 지터 잡음을 개선하고, 상승 에지에서 동작하는 P-PFD와 하강 에지에서 동작하는 N-PFD로 구성하여 PLL의 응답 특성을 향상 시킨다.

Abstract AI-Helper 아이콘AI-Helper

This paper proposes the fuzzy-PLL control system for fast response time and precision control of automation systems. The conventional PLL has not only a jitter noise caused from such a demerit of the wide dead zone, but also a long delay interval that makes a high speed operation unable. In order to...

주제어

참고문헌 (6)

  1. C. Vaucher, 'An adaptive PLL tuning system architecture combining high spectral purity and fast settling time,' IEEE J. Solid-State Circuits, Vol. 35, No. 4, pp. 490-502, Apr. 2000 

  2. C. S. Tseng et al., 'Fuzzy tracking control design for nonlinear dynamic system via T-S fuzzy model,' IEEE Trans. Fuzzy Syst., Vol.9, No.3, pp.381-392, June 2001 

  3. A.Rubaai, et al, 'Experimental verification of a hybrid fuzzy control strategy for a high-performance brushless DC drive system', IEEE Trans. Ind. Appl., Vol.37, no.2, pp.503-512, Mar 2000 

  4. Frank Herzel et al., 'An integrated CMOS PLL for low-jitter applications,' IEEE Trans. Circuits and Systems, Vol. 49, No. 6, pp. 427-429, Jun. 2002 

  5. Yasuaki Sumi et al., 'Dead-zoneless PLL fequency synthesizer by hybrid phase detectors,' IEEE J. Solid-State Circuits, Vol. 4, pp. 410-414, July 1999 

  6. Takeo Yasuda, Hiroaki Fujita and Hidetoshi Onodera, 'A dynamically phase adjusting PLL for improvement of lock-up performance,' IEICE Trans. Fundamentals Vol. E-84A, No. 11, pp. 2793-2801, Nov. 2001 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로