$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 뉴런 모스 기반의 4치 논리게이트를 이용한 동기식 4치 카운터 설계
Design of Synchronous Quaternary Counter using Quaternary Logic Gate Based on Neuron-MOS 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.42 no.3 = no.333, 2005년, pp.43 - 50  

최영희 (인하대학교 전자공학과) ,  윤병희 (인하대학교 전자공학과) ,  김흥수 (인하대학교 전자공학과)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 다운 디지털 회로(DLC)를 이용하여 4치 논리 게이트를 설계하였고, 이들 게이트를 이용하여 동기식 4치 up/down 카운터를 제안하였다. 제안된 카운터는 T-type 4치 플립플롭과 $2\times1$ 임계-t 멀티플렉서로 이루어져 있고, T-type 4치 플립플롭은 D-type 4치 플립플롭과 4치 논리 게이트들(모듈러-4 가산 게이트, 4치 인버터, 항등 셀, $4\times1$ 멀티플렉서)로 구성되어 있다. 이 카운터의 모의실험 결과는 10[ns]의 지연시간과 8.48[mW]의 전력소모를 보여준다. 또한 다치논리 회로로 설계된 카운터는 상호결선과 칩 면적의 감소뿐만 아니라 디지트 확장의 용이함의 이점을 가진다.

Abstract ▼ AI-Helper 아이콘AI-Helper

In this paper, quaternary logic gates using Down literal circuit(DLC) has been designed, and then synchronous Quaternary un/down counter using those gates has been proposed The proposed counter consists of T-type quaternary flip flop and 1-of-2 threshold-t MUX, and T-type quaternary flip flop consis...

Keyword

#MVL   #Quaternary   #DLC  

참고문헌 (14)

  1. K.C Smith, 'Multiple-Valued logic: a tutorial and appreciation', IEEE Computers, vol. 21, pp. 17-27, Apr. 1988 

    상세보기 crossref

  2. D. Etiemble, 'On the performance of the Multivalued integrated Circuits: Past, Present an Future', Proc. 22nd ISMVL pp. 154-164, Sendai Japan, May 1992 

  3. George Epstein, 'Multiple-valued logic design an introduction', Institute of Physics Publishing Ltd. 1993 

  4. T. Shibata and T. Ohmi, 'A Functional MOS Transistor Featuring Gate-Level Weighted Sum and Threshold Operations', IEEE Electron Devices, vol. 39, 6, June 1992 

    상세보기 crossref

  5. J. Shen and K. Tanno and O. Ishizuka and Z. Tang, 'Application of Neuron-MOS to Current -Mode Multi-Valued Logic Circuits', Proc. 28th ISMVL pp. 128-133, Fukuoka Japan, May 1998 

  6. J. shen and K. Tanno and O. Ishizuka, 'Down Literal circuit with Neuron-MOS Transistors and Its Applications', Proc. 29th ISMVL pp. 180-185, Freiburg Germany, May 1999 

  7. Xunwei Wu, Franklin Prosser, 'Ternary CMOS Sequential Circuits', Multiple-Valued Logic, 1988, Proceedings of the Eighteenth International Symposium on, 24-26 May 1988, pp. 307 -313 

    crossref

  8. Xunwei Wu: Xiexiong Chen; Prosser, F. 'Multiple- Valued Logic', 1989. Proceedings, Nineteenth International Symposium on , 29-31 May 1989 pp. 58 -62 

  9. Current, K. W. 'Design of a quaternary latch circuit using a binary CMOS RS latch', Multiple- Valued Logic, 2000. Proceedings. 30th IEEE International Symposium on, 23-25 May 2000, pp.377-381 

    crossref

  10. Thoidis, I.M.; Soudris, D.; Karafyllidis, I.; Thanailakis, A.; 'The design of low power multiple-valued logic encoder and decoder circuits', Electronics, Circuits and Systems, 1999. Proceedings of ICECS '99. The 6th IEEE International Conference on , Volume: 3 , 5-8 Sept. 1999, pp. 1623 -1626 vol.3 

    crossref

  11. 한성일, 이호경, 황종학, 김홍수, '2진-4치 변환기 설게에 관한 연구', 전자공학회 논문지-SC 제40권 3호, 2003년 5월, Vol. 40, No. 31, pp. 60-70 

  12. Etiemble, D. Israel, M.'Comparison of binary and multivalued ICs according to VLSI criteria', Computer, Volume:21 Issue:4, April 1988 pp. 28-42 

    상세보기 crossref

  13. Guo, Y.B. Current, K.W., 'Voltage comparator circuits for multiple-valued CMOS logic', Multiple- Valued Logic, 2002. ISMVL 2002. Proceedings 32nd IEEE International Symposium on , 15-18 May 2002, pp. 67-73 

    crossref

  14. Motoi Inaba, Koichi Tanno, Okihiko Ishizuka 'Multi-Valued Flip-Flop with Neuron-CMOS NMIN Circuits', Multiple-Valued Logic, 2002, ISMVL 2002, Proceeding 32nd IEEE International Symposium on, 15-18 May 2002, pp. 282-288 

    crossref

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로