선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 이를 위해 고 집적 회로 사용과 새로운 기술의 도 입 등을 통해 낮은 전력 사용, 손쉬운 고장 복구 기능 및 더 높은 신뢰도를 가질 수 있는 탑재컴퓨터 개발이 가능할 것으로 예상된다. 본 논문에서는 이를 위한 요구 조건 분석, 구조 설계 및 CPU선정 결과와 함께 설정된 규격을 만족하는 기능 모델 개발 결과를 수개하였다.
가설 설정
- - TCTM: Primary/Redundant 모두 항상 전원공급. 단, Mass Memory는 P/R 각각에 대한 전원 ON/OFF 가능
제안 방법
- 2.3절에서 언급한 ERC32 Single Chipset을 이용하여 PM32 Board를 병행 개발하였다. 병행 개발된 PM32 Board는 3.
- 2장에서 언급한 차세대 위성 탑재 컴퓨터의 요구조건 분석과 개념설계를 바탕으로 하여 탑재 컴퓨터 개발 모델 （Development Model;이하 DM）을 수행하였다. 우선 개발을 위한 하드웨어, 소프트웨어, 기계적인 요구 조건을 수립, 탑재컴 퓨터의 기능을 정의하고 이를 바탕으로 수행한 탑재컴퓨터의 개발 결과에 대하여 기술하였다.
- DSM Router를 이용하는 방안은 향후 병렬 처리 기능 추가, GPS 모듈의 추가 등의 확장성이 좋으나 모든 제어 명령과 상태 데이터가 처리기 모듈로 몰리는 소형 시스템에서는 3채널 링크를 가진 SMCS를 이용하는 방안이 고려되었다. [6,9]
- ERC32를 적용, SBC를 개발하는 방법에 있어 개발 위험성을 줄이기 위해 Sin이e Chip 형태의 부품을 사용하는 방안과 1553B 기능을 포함한 대부분의 SBC 기능을 집적한 MCM32 module （그림 4）를 적용하는 방법을 병행하여 추진 완료하였다. 향후 국내 위성 개발에 있어 매우 복잡하고 다기능이 요구되는 경우 MCM32를 사용하는 SBC를 사용하도록 하며, 탑재체의 일부 제어기 모듈 등 간단한 기능을 사용하는 부분은 Sin이e Chip 형태의 SBC를 적용할 수 있을 것이다.
- FSW ROM설계는 4개의 512KB EEPROM과 2MB FLASH를 선택하여 사용할 수 있도록 설계 되었다. GPS 1PPS와의 동기구조로서 K2에서 사 용했던 DPLL구조는 Back-up으로 사용할 수 있도록 하였으며, 이와는 RTC(Real Time Clock)를 별도로 MCM내부의 이용한 시간동기 회로를 구현한다.
- FSW ROM설계는 4개의 512KB EEPROM과 2MB FLASH를 선택하여 사용할 수 있도록 설계 되었다. GPS 1PPS와의 동기구조로서 K2에서 사 용했던 DPLL구조는 Back-up으로 사용할 수 있도록 하였으며, 이와는 RTC(Real Time Clock)를 별도로 MCM내부의 이용한 시간동기 회로를 구현한다.
- PowerPC를 사용할 경우 이미 SBC를 개발 완 료하였으며, S/W 개발을 위한 지원 환경 등이 매우 좋은 것으로 평가되었다. 그러나 우주 환 경에 대한 상대적인 취약성과 향후 부품의 가용 성 등이 좋지 않으므로 ERC32를 차세대 위성을 위한 CPU로 결정하였다. ERC32를 사용할 경우 국내에서의 사용 경험 부족과 상대적으로 열악한 S/W 개발 환경 등의 애로 사항이 존재할 것으로 예상된다.
- 내부 기능들을 구현하기 위해 기능들을 크게 처 리기 모듈 (Processor Module), 원격 통신 및 대용 량 메모리 모듈 (TC/TM Link & Mass Memory Module) 및 통합 입출력 모듈 (I/O Module)로 분류하였다.
- [2,3,4] 특히, 분산 데이터 처리 구조는 고장 발생시의 오류 복구가 힘들므로 이를 단 순화한 단일 처리 장치를 갖는 구조에 대한 논의 가 진행되었다. 또한 단일 처리기 구조로 설계할 경우 충분한 처리 능력을 가질 수 있는 CPU 선 정 및 위성 버스 내의 모듈 간의 통신은 현재 유 럽에서 사용 중인 IEEE-1355 DS/DE (SpaceWire) [5,6] 통신 방식에 대한 연구를 수행 하였으며 이를 바탕으로 탑재컴퓨터 기능 모델 개발을 수행하였다.
- 3절에서 언급한 ERC32 Single Chipset을 이용하여 PM32 Board를 병행 개발하였다. 병행 개발된 PM32 Board는 3.2.1에 언급된 PM32의 모든 기능을 가지고 있으며 ERC32를 사용함으로 인하여 MCMERC32SC 내부에 있는 Memory 및 주변장치 제어기능을 별도의 Chip Set을 사용하여 개발하였다.
- 2장에서 언급한 차세대 위성 탑재 컴퓨터의 요구조건 분석과 개념설계를 바탕으로 하여 탑재 컴퓨터 개발 모델 （Development Model;이하 DM）을 수행하였다. 우선 개발을 위한 하드웨어, 소프트웨어, 기계적인 요구 조건을 수립, 탑재컴 퓨터의 기능을 정의하고 이를 바탕으로 수행한 탑재컴퓨터의 개발 결과에 대하여 기술하였다.
- 이를 위해 그림 1 및 표 1과 같이 단일 처리기 구조로 구성하는 방안에 대해서는 전반적인 위성 개발 추세를 따르기로 의견이 의견을 모았 으므로 CPDIO (Centralized Processing & Distributed I/O) 구조와 CPCIO (Centralized Processing & Centralized I/O) 구조에 대한 rjax 가 수행되었다. [2,3,8]
- 제작 수준은 MIL급 또는 우주급 부품 적용을 염두에 두고 PCB를 설계한다. 실제 사용 부품 은 위성용 부품 수급이 가능한 상용 대체 부품을 사용하여 제작한다.
- 참고로 지면의 한정으로 인하여 본 논문에서는 하드웨어 요구 조건만을 기술하였다.
- Memory-lGbit)한다. 탑재 컴퓨터 내의 고장진단 및 형상 관리를 위한 기능을 두며, 전반적인 시스템 동작 및 형상 데이터 저장하는 기능을 갖도록 구현하였다. TCTM의 모든 기능은 Hot Redundancy로 동작한다.
대상 데이터
- 일체형 및 분리형 혼합 기계 가공 방식 적용하여 하우징은 제작하며 최소한의 형상관리 및 품질보증업무만 수행한다. 개발품을 평가하기 위한 최소 기능의 시험 장비를 개발하며 가능한 K2의 시험 장비를 활용하였다.
- 구성요소를 살펴보면 ERC32, Memory 및 주 변장치 제어기능을 내장한 MEMERC32SC CPU, SpaceWire통신을 위한 SMCS332 ChipSet, PM32 Controller FPGA와 Boot PROM 및 FSW가 탑재 될 FSW ROM, CPU에 사용될 Clock을 제공하는 40MHz Oscillator, 1553B 통신용 Transceiver 및 Transfonner등으로 구성되어 있다.
- 이를 위하여 Digital Gain and Offset Control을 수행하며 1초에 약 1000 Sample을 수행할 수 있다. 구현한 Analog 회로는 8 Constant Current Source for thermistor, 8 Voltage Stimulus (1 per 6 AD590) 및 4 Sun sensor Signal Conditioner (I-V conversion circuit)등 총 96 ADC channel 로 구성되어 있다.
- 확인되었다. 대체 부품으로, 유럽의 ESA 중심으로 개발되어 최근에 많이 사용되고 있는 ERC32 CPU를 고려하였다. 검토 결과는 표 2에 요약하였다.
- 수집된 데이터는 1 Gbit의 대용량 메모리에 저장(Mass Memory-lGbit)한다. 탑재 컴퓨터 내의 고장진단 및 형상 관리를 위한 기능을 두며, 전반적인 시스템 동작 및 형상 데이터 저장하는 기능을 갖도록 구현하였다.
- 제작 수준은 MIL급 또는 우주급 부품 적용을 염두에 두고 PCB를 설계한다. 실제 사용 부품 은 위성용 부품 수급이 가능한 상용 대체 부품을 사용하여 제작한다. 일체형 및 분리형 혼합 기계 가공 방식 적용하여 하우징은 제작하며 최소한의 형상관리 및 품질보증업무만 수행한다.
이론/모형
- 모듈간의 통신 방법은 Backplane을 통한 PCI 통신 방식을 고려하였으나 설계 시 BUS 구동 회로의 복잡성, 잠재적인 잡음 발생 가능성 과 신뢰도 분석을 통한 낮은 신뢰도 (K2: 3년, 0.982, Backplane PCI방식: 3년, 0.978)예측으로 인하여 유럽에서 개발한 직렬 통신 인터페이스 표준인 IEEE 1355 DS/DE (SpaceWire)를 사용하였다. (3년 0.
성능/효과
- PowerPC를 사용할 경우 이미 SBC를 개발 완 료하였으며, S/W 개발을 위한 지원 환경 등이 매우 좋은 것으로 평가되었다. 그러나 우주 환 경에 대한 상대적인 취약성과 향후 부품의 가용 성 등이 좋지 않으므로 ERC32를 차세대 위성을 위한 CPU로 결정하였다.
- • Telemetry 기능에서 사용하는 RS Encoding 기능과 Telecommand 기능에서 BCH Code및 Randomizing code는 CCSDS 101.0-B-3의 규 정을 따라야 한다.
- 타당성 연구 결과로서 2002년까지 PowerPC를 기반으로 하는 Sin이e Board Computer (SBC) 개발을 완료한 상태이나, 미국에서 개발된 RH 부품 판매가 허용되지 않는 것으로 확인되었다. 대체 부품으로, 유럽의 ESA 중심으로 개발되어 최근에 많이 사용되고 있는 ERC32 CPU를 고려하였다.
후속연구
- 이러한 연구 결과는 향후 차세대 위성의 핵심 처리 장치에 적용하기 위해 보완 개발될 예정이 며, 궁극적으로는 국내에서의 독자적인 위성 개 발에 도움이 되고자 한다.
- 통합된 탑재 컴퓨터는 위성체 내의 모든 데이터 처리 기능을 담당할 계획이다. 이를 위해 고 집적 회로 사용과 새로운 기술의 도 입 등을 통해 낮은 전력 사용, 손쉬운 고장 복구 기능 및 더 높은 신뢰도를 가질 수 있는 탑재컴퓨터 개발이 가능할 것으로 예상된다. 본 논문에서는 이를 위한 요구 조건 분석, 구조 설계 및 CPU선정 결과와 함께 설정된 규격을 만족하는 기능 모델 개발 결과를 수개하였다.
- ERC32를 적용, SBC를 개발하는 방법에 있어 개발 위험성을 줄이기 위해 Sin이e Chip 형태의 부품을 사용하는 방안과 1553B 기능을 포함한 대부분의 SBC 기능을 집적한 MCM32 module （그림 4）를 적용하는 방법을 병행하여 추진 완료하였다. 향후 국내 위성 개발에 있어 매우 복잡하고 다기능이 요구되는 경우 MCM32를 사용하는 SBC를 사용하도록 하며, 탑재체의 일부 제어기 모듈 등 간단한 기능을 사용하는 부분은 Sin이e Chip 형태의 SBC를 적용할 수 있을 것이다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.