[논문]VHDL을 이용한 동기탈조 검출 알고리즘 구현에 관한 연구

김철환; 권오상

VHDL을 이용한 동기탈조 검출 알고리즘 구현에 관한 연구
A Study on Implementation of Out-of-Step Detection Algorithm using VHDL 원문보기

전기학회논문지. The transactions of the Korean Institute of Electrical Engineers. A / A, 전력기술부문, v.55 no.5, 2006년, pp.179 - 184

김철환 (성균관대학교 정보통신공학부) , 권오상 (성균관대학교 정보통신공학부)

Abstract ▼ AI-Helper

In a power system, an out-of-step condition causes a variety of risk such as serious damage to system elements, tripping of loads and generators, mal-operation of relays, etc. Therefore, it is very important to detect the out-of- step condition and take a proper measure. This paper presents a study on implementation of out-of-step detection algorithm using VHDL(Very high speed Hardware Description Language). The structure of out-of-step detection algorithm is analyzed for development of out-of-step detection relay on the FPGA(Field Programmable Gate Array). The out-of-step algorithm is separated to 4 parts: DFT IP, complex power calculation IP, out-of-step detection IP, control unit. Each parts are developed and simulated by using VHDL.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

동기탈조 검출 알고리즘을 IP로 구현하기 위하여 디지털 보호 계전기의 구성 방식에 대하여 연구하였다. 이를 토대로 EMTP/ATP MODELS로 구현된 동기탈조 검출 알고리즘을 기능별로 블록화하여 IP로 구현하고, 블록별로 구현된 동기탈조 검출 알고리즘을 동작적 프로그래밍 기법과 구조적 프로그 래밍 기법을 이용하여 하드웨어로 설계 하였다.
본 논문에서는 참고문헌⑸에 제시된 알고리즘을 이용하여 실제 하드웨어로 구현하기 위한 연구를 수행하였다.
본 논문은 참고문헌 [5]에서 제시한 알고리즘을 이용하여 VHDL로 구현하는 방법에 대하여 논하였다. 새로 개발된 동기탈조 검출 알고리즘을 하드웨어로 구현하기 위한 알고리즘의 분할 및 블록화에 대하여 논의 하였으며, 또한 분할된 알고리즘 블록을 VHDL을 이용하여 IP(Intelligental Property)로 구현하는 방법에 대하여 논의 하였다.

제안 방법

복소전력 계산 블록은 두 개의 DFT를 이용하여 추출된 복소수 형태의 전압, 전류를 이용하여 유효전력 P, 무효전력 Q를 계산한다. A상, B상, C상의 전압, 전류 값을 이용하여 각 상의 복소전력 값을 계산한 뒤 이를 합산한다.
동기탈조 검출 알고리즘을 VHDL로 구현하기 위한 첫 단계로써 EMTP로 구현된 동기탈조 검출 알고리즘을 분석한다. 이를 바탕으로 MODEL로 구현된 각 블록을 VHDL IP로 구성하여 구조적인 프로그래밍을 실시한다.
복소전력 계산 블록은 두 개의 DFT를 이용하여 추출된 복소수 형태의 전압, 전류를 이용하여 유효전력 P, 무효전력 Q를 계산한다. A상, B상, C상의 전압, 전류 값을 이용하여 각 상의 복소전력 값을 계산한 뒤 이를 합산한다.
VHDL을 이용한 설계에 있어서 여러가지 형태의 프로그래밍 방법이 있는데 크게 나누어 동작적, 자료흐름적, 구조적 프로그래밍 방법이 있다[13]. 본 논문에서는 각 IP별로 동작적 프로그래밍 방법을 사용하며, 전체구조는 구조적 프로그래밍 방법을 사용하여 구성하도록 한다.
본 논문은 참고문헌 [5]에서 제시한 알고리즘을 이용하여 VHDL로 구현하는 방법에 대하여 논하였다. 새로 개발된 동기탈조 검출 알고리즘을 하드웨어로 구현하기 위한 알고리즘의 분할 및 블록화에 대하여 논의 하였으며, 또한 분할된 알고리즘 블록을 VHDL을 이용하여 IP(Intelligental Property)로 구현하는 방법에 대하여 논의 하였다. 이렇게 구현된 IP를 임의로 입력된 데이터를 적용하여 IP의 적합성을 검증하였다.
새로 개발된 동기탈조 검출 알고리즘을 하드웨어로 구현하기 위한 알고리즘의 분할 및 블록화에 대하여 논의 하였으며, 또한 분할된 알고리즘 블록을 VHDL을 이용하여 IP(Intelligental Property)로 구현하는 방법에 대하여 논의 하였다. 이렇게 구현된 IP를 임의로 입력된 데이터를 적용하여 IP의 적합성을 검증하였다.
이를 토대로 EMTP/ATP MODELS로 구현된 동기탈조 검출 알고리즘을 기능별로 블록화하여 IP로 구현하고, 블록별로 구현된 동기탈조 검출 알고리즘을 동작적 프로그래밍 기법과 구조적 프로그 래밍 기법을 이용하여 하드웨어로 설계 하였다. 이렇게 설계된 하드웨어 블록들을 시뮬레이션을 이용하여 동작 여부를 검증하고 이를 합성도구를 이용하여 합성 회로도를 작성하였다.
동기탈조 검출 알고리즘을 VHDL로 구현하기 위한 첫 단계로써 EMTP로 구현된 동기탈조 검출 알고리즘을 분석한다. 이를 바탕으로 MODEL로 구현된 각 블록을 VHDL IP로 구성하여 구조적인 프로그래밍을 실시한다. VHDL을 이용한 설계에 있어서 여러가지 형태의 프로그래밍 방법이 있는데 크게 나누어 동작적, 자료흐름적, 구조적 프로그래밍 방법이 있다[13].
동기탈조 검출 알고리즘을 IP로 구현하기 위하여 디지털 보호 계전기의 구성 방식에 대하여 연구하였다. 이를 토대로 EMTP/ATP MODELS로 구현된 동기탈조 검출 알고리즘을 기능별로 블록화하여 IP로 구현하고, 블록별로 구현된 동기탈조 검출 알고리즘을 동작적 프로그래밍 기법과 구조적 프로그 래밍 기법을 이용하여 하드웨어로 설계 하였다. 이렇게 설계된 하드웨어 블록들을 시뮬레이션을 이용하여 동작 여부를 검증하고 이를 합성도구를 이용하여 합성 회로도를 작성하였다.

이론/모형

표 1에서 살펴 볼 수 있듯이 64 이상의 샘플링 값은 적합하지 않으며 (9번째와 11번째가 0이 될 수 있다) 64가 사용 할 수 있는 가장 큰 scaling 계수이다. 본 시뮬레이션에서는 인 64를 scaling 계수로 사용하였다.

후속연구

본 논문은 기존에 제시한 새로운 동기탈조 검출 알고리즘을 IP로 구현함으로써 기존의 동기탈조 검출 보호 계전기와 는 다른 새로운 보호 계전기를 시장에 제시할 수 있을 것으로 기대되며, 본 연구를 통하여 구현된 동기탈조 검출 하드웨어 블록은 하드웨어 설계언어인 VHDL을 이용하여 설계 되 었으므로 추후 새로운 기능의 추가 및 기존 알고리즘의 보완 시 효과적으로 변경할 수 있을 것으로 기대된다. 또한 새로운 보호 계전 알고리즘의 IP 구현 시 본 연구를 통하여 개발된 각 하드웨어 블록을 효율적으로 사용할 수 있을 것으로 기대된다.
본 논문은 기존에 제시한 새로운 동기탈조 검출 알고리즘을 IP로 구현함으로써 기존의 동기탈조 검출 보호 계전기와 는 다른 새로운 보호 계전기를 시장에 제시할 수 있을 것으로 기대되며, 본 연구를 통하여 구현된 동기탈조 검출 하드웨어 블록은 하드웨어 설계언어인 VHDL을 이용하여 설계 되 었으므로 추후 새로운 기능의 추가 및 기존 알고리즘의 보완 시 효과적으로 변경할 수 있을 것으로 기대된다. 또한 새로운 보호 계전 알고리즘의 IP 구현 시 본 연구를 통하여 개발된 각 하드웨어 블록을 효율적으로 사용할 수 있을 것으로 기대된다.

참고문헌 (14)

Feng Tao, Zhang Guiqing, Wang Jianhua, Geng Yingsan, Zhang Hang, 'A FPGA-based Implementation of Data Acquisition and Processing for Digital Protective Relays', Proceedings. 4th International Conference on ASIC 2001. 23-25 pp. 518-521, Oct. 2001
M.A. Manzoul, 'Multi-function protective relay on FPGA', Microelectronics Reliability, Vol. 38, pp. 1963-1968, 1998

상세보기
M.A. Manzoul, Prasad Modali, 'OVERCURRENT RELAY ON A FPGA CHIP', Microelectronics Reliability, Vol. 35, No.7, pp. 1017-1022, 1995

상세보기
서종완, '디지털 보호계전기를 위한 ASIC 설계', 성균관대학교 석사학위논문, 2000
권오상, 허정용, 김철환 '복소전력의 변화율을 이용한 동기탈조 검출 알고리즘에 관한 연구-Part II: 복소전력의 궤적 변화를 이용한 동기탈조 검출 알고리즘', 대한전기학회 논문지, vol 54A, No. 5, pp. 217-225, May, 2005

원문보기 상세보기
Chul-Hwan Kim, Myung-Hee Lee, R. K. Aggarwal, A. T. Johns, 'Educational Use of EMTP MODELS for the Study of a Distance Relaying Algorithm for Protecting Transmission Lines', IEEE Trans. on Power Systems, vol. 15, no. 1, pp. 9-15, Feb. 2000

상세보기
J.Y. Heo, C.H. Kim, R.K. Aggarwal, 'Simulation of ？the Distance Relay using EMTP MODELS', KIEE International Transactions on Power Engineering, vol. 4-A, no. 1, pp. 26-32, Mar. 2004
C. H. Kim, J. Y. Heo, R. K. Aggarwal, 'An Enhanced Zone 3 Algorithm of a Distance Relay using Transient Components and State Diagram', IEEE Tran. on Power Delivery, vol. 20, no. 1, pp. 39-46, Jan. 2005

상세보기
Sang-Pil Ahn, Chul-Hwan Kim, R. K Aggarwal, A. T. Johns, 'An Alternative Approach to Adaptive Single Pole Auto-reclosing in High Voltage Transmission Systems based on Variable Dead Time Control', IEEE Tran. on Power Delivery, vol. 16,no. 4,pp. 676-686, Oct. 2001

상세보기
Chul-Hwan Kim, Hyun Kim, Young-Hun Ko, Sung-Hyun Byun, R. K. Aggarwal, A. T. Johns, 'A Novel Fault-detection Technique of High-Impedance Arcing Faults in Transmission Lines using the Wavelet Transform', IEEE Trans. on Power Delivery, vol. 17,no. 4, pp, 921-929,Oct. 2002

상세보기
D. Farquhar, 'A microprocessor Based Relay with Implications for Distribution Swichgear Design', 2nd International Conference on Developments in Distribution Switchgear(CONF, PUBL, No.261), pp. 69-73, 1986
G. C. Kakoti, H. K. Verma, 'New algorithm for Microprocessor-Based Distance Relaying', Electric Power System Research, No. 15 pp. 233-238, 1988

상세보기
Charles H. Roth, Jr., 'Digital system design using VHDL', PWS publishing company, 1997
Sophocles J. Orfanidis, 'Introduction to Signal Proocessing', PRENTICE -HALL inc., 1996

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증