$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

코어 물성 변화에 따른 인쇄회로기판의 warpage 개선
Warpage Improvement of PCB with Material Properties Variation of Core 원문보기

마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.13 no.2 = no.39, 2006년, pp.1 - 7  

윤일성 (삼성전기)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 솔더 레지스트(solder resist)의 두께와 코어의 물성에 따른 인쇄회로기판의 철의 크기와 형상에 대하여 연구하였다. 인쇄회로기판의 굽힘 변형은 적층되는 재료의 열팽창계수의 차이에 의해 발생한다. 따라서 굽힘 변형의 감소를 위해서는 열팽창계수의 차이가 작은 적층 재료를 사용하는 것이 필요하며, 구조 형상에서도 상면과 하면의 불균일성을 완화시킬 필요가 있다. 또한, 적층 재료에서 코어의 강성을 높여 점의 발생을 억제할 수 있다. 코어를 이루는 복합재료는 적층 순서와 섬유 각에 따른 물성 특성의 방향성에 따라 굽힘과 비틀림이 연성되는 현상을 보이며, 이와 같은 성질을 이용하면 휨을 제어할 수 있다. 본 연구에서는 2층으로 구성된 chip scale package (CSP) 기판의 휨에 대한 연구로, 실험 및 유한 요소해석 툴을 이용하여 개선 결과를 도출하였다.

Abstract AI-Helper 아이콘AI-Helper

In this paper, warpage magnitude and shape of printed-circuit board in case that properties of core and thickness of solder resist are varied are investigated. The cause of warpage is coefficient of thermal expansion differences of stacked materials. Therefore, we need small difference of coefficien...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 Table 1과 같은 층 구성을 갖는 2 층 CSP (chip scale package)의 굽힘 변형 의 개선 방안에 대하여 연구하였다.
  • 본 연구에서는 휨의 개선을 위해 솔더레지스트두께의 변화 및 인쇄회로기판을 이루고 있는 코어의 물성 변화에 따른 영향에 대하여 연구하였다.
  • 측정 시편은 기존 모델과 휨 저감을 위해 상면의 솔더레지스트 두께를 20wn 로 한 경우이이며, 이와 같이 함으로써, 기판의 상면과 하면의 재료의 열팽창 정도를 조절하여 휨을 개선하고자 하였다.

가설 설정

  • 4와 같이 온도가 15(TC에서 상온인 25P로 냉각하였고, 시간에 대한 영향은 무시하였다. 각 구성 물질의 응력 이 없는 상태 (stress fiee)는 150。(2로 가정 하였으며, 각층의 적층을 고려 하여 각각의 물성치를 인가하였으며, 회로가 있는 층은 각 재 질의 점 유율을 고려하여 평균 물성 치 를 사용하였다. (Appendix A)
본문요약 정보가 도움이 되었나요?

저자의 다른 논문 :

관련 콘텐츠

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로