초록이 없습니다.

AI 본문요약

엑셀 다운로드 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

• 연구 결과

성능/효과

• Laminate구조에서의 열악한 charge 특성은 gate dielec- tric의로의 사용이 불가능한 결론을 얻을 수 있었으며 thermal budget0] 상대적으로 약한 capacitor 에는 매우 적절하게 적용가능함을 제안하는 결과였다. 계면에서의 mobility를 개선시키고, 적절한 dielectric constant를 적용할 수 있으며, 구조적 안정성을 확보할 수 있는 방안으로 HFsilicate가 최근에 제안되었으며, 이와 관련한 연구가 활발히 진행되고 있다.
• 계면에서의 silicate의 형성은 silicate의 형성 mechanism 및 silicate의 열적안정성과 관련하여 집중적으로 연구 되었으며, 이 결과 계면에서 형성된 sUicate 박막의 조성 및 열적 안정성이 Vth의 변화 및 interface charge density, dielectric constant에 결정적으로 영향을 끼친다는 사실이 확인되었다. 특히 oxide trap의 경우 electron trap 및 hole trap의 변화 역시 조성과 밀접하게 연관되어 있음이  밝혀 졌다(Fig.
• 계면에서의 mobility를 개선시키고, 적절한 dielectric constant를 적용할 수 있으며, 구조적 안정성을 확보할 수 있는 방안으로 HFsilicate가 최근에 제안되었으며, 이와 관련한 연구가 활발히 진행되고 있다. 그러나, 결정 구조에서의 안정성에도 불구하고 HfQ와 SiCh가 mixed 되어 있는 aUoy 구조에서의 높은 chemical potential로 인하여 열적 안정성이 취약한 결과 900 ℃ 이상의 온도에서 alloy 구조로부터 HfQ와 SiQ로 상이 분리되는 현상이 발견되었다. 이러한 상분리 특성은 Vth 안정성을 저해 하며 고온에서상분리된 HfCh의 결정화를 진행시키므로 인해 전체적으로 결정구조에서의 열적 안정성을 저해하는 원인이 된다.
• 반면, 다양한 표면 처리 특성으로 인하여 trap charege의 급격한증가가 계면 영역에서 존재함을 관찰할 수 있다. 이로부터 ALD 성장의 경우 표면 처리 특성이 박막의 일반적 특성을 결정하며 selfe limited process를 구현할 경우보다 더 완벽한 박막 성장이 가능함을 확인할 수 있다.

후속연구

• 또한 SOI, GOI, 등의 구조상의 변화와 SiGe 등의 mobility를 향상시킬 수 있는 재료들이 integration 상에서 같이 고려될 때 고유전 박막의 적용 가능성은 훨씬 더 강력하게 요구될 수 있을 것이다. 고유전 박막의 적용은 기존의 Si의 이용에서 벗어나 mobility 등을 획기적으로 개선할 수 있는 다양한 종류의 화합물 반도체의 적용을 가능하게 할 수 있으므로 차세대 소자 개발에서 새로운 재료의 적용에 있어서 가히 혁명적인 역할을 할 수 있을 것으로 예상된다.
• 그러나, 미래 소자의 개발이 mobile 소자의 특성에 맞추어 발전하는 단계에 있으므로, standby power를 최소화 할 수 있으며 전체적으로 power소비를 최소화 할 수 있으므로 고유전 박막의 적용은 45 nm node 이후에 적극적으로 검토될 것으로 예상된다. 또한 SOI, GOI, 등의 구조상의 변화와 SiGe 등의 mobility를 향상시킬 수 있는 재료들이 integration 상에서 같이 고려될 때 고유전 박막의 적용 가능성은 훨씬 더 강력하게 요구될 수 있을 것이다. 고유전 박막의 적용은 기존의 Si의 이용에서 벗어나 mobility 등을 획기적으로 개선할 수 있는 다양한 종류의 화합물 반도체의 적용을 가능하게 할 수 있으므로 차세대 소자 개발에서 새로운 재료의 적용에 있어서 가히 혁명적인 역할을 할 수 있을 것으로 예상된다.
• 3 및 Table 2에서 보여주는 바와 같이 유전 상수가 증가함에 따라 bandgap 및 barrier height가 낮아지므로 누설전류 특성이 동일한 전기장에서 SiQ에 비해서 매우 취약하다. 또한 후속 열처리 과정에서 계면에 SiO₂ 층의 성징에 의한 전체 capacitance의 감소 혹은 계면 영역에 sili- cate의 형성에 의한 계면 특성 열화의 원인을 제공할 수 있다. 계면에서의 높은 interface trap density로 인해 carrior들의 mobility를 감소시키고 이로인 해충 분한 구동전류를 확보할 수 없는 문제점이 있다.
• DRAM과 SRAM에서의 집적도 증가와 성능향상은 shrink technology[l]에 의해서 수행되어왔으며, shrink technology는 리소그라피 기술의 발전과 소자 스케 일링 이론에 그 기초를 두고 있다. 이 shrink technology는 모바일 시대뿐만 아니라, 나노기술 시대에서도 여전히 반도체 기술을 주도하는 중심 사상으로 활약할 것은 틀림없어 보이며, 여기에 여러가지 새로운 기술(BT, MEMS등)이 접목되어, 반도체 기술이 더 한층 발전하는 견인차 역할을 할 것으로 판단된다.

본문요약 정보가 도움이 되었나요? 예 아니오 제출

이 논문을 인용한 문헌

더보기