선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 또한 제작된 캔틸레버 어레이를 전기적으로 구동하기 위해서는 드라이버 회로가 필요하다. 본 논문에서는 드라이버 회로의 설계를 위해 필요한 MOSFET (metal oxide semiconductor field effect transistor) 소자를 동일한 웨이퍼에서 구현하였다. 캔틸레버 어레이와 캔틸레버 어레이를 구동하기 위한 MOSFET 소자를 한 웨이퍼 상에서 구현한 시도는 아직까지 보고된 예가 없었으며, 본 논문을 통하여 캔틸레버 어레 이와 트랜지스터 소자를 이용한 구동 회로의 집적화를 시도하였다.
- 현재까지 보고된 문헌상으로는 캔틸레버 어 레이와 구동 회로를 동시에 구현하고자 시도했던 사례는 없었다. 본 논문에서는 캔틸레버 어레이와 이를 구동하는 회로를 내장할 수 있도록 하기 위하여, 캔틸레버 어레이를 제작하는 웨이퍼 상의 일부분에 단위 n-채널 MOSFET 소자를 제작하여 특성을 확인할 수 있도록 시도 하였다. 본 논문에서는 설계한 소자는 n-채널 MOSFET이다.
- 본 논문에서는 드라이버 회로의 설계를 위해 필요한 MOSFET (metal oxide semiconductor field effect transistor) 소자를 동일한 웨이퍼에서 구현하였다. 캔틸레버 어레이와 캔틸레버 어레이를 구동하기 위한 MOSFET 소자를 한 웨이퍼 상에서 구현한 시도는 아직까지 보고된 예가 없었으며, 본 논문을 통하여 캔틸레버 어레 이와 트랜지스터 소자를 이용한 구동 회로의 집적화를 시도하였다.
제안 방법
- RIE 공정은 SF6와 02의 혼합 가스를 40 : 4의 비율을 유지하였고, RF 파워는 50 Watt 이었다. 1단계 RIE 공정에서는 등방성 식각을 증가시키기 위하여 압력을 60 mTorr로 진행하였고, 2단계 RIE 공정에서는 이방성 식각을 증가시키기 위해 압력 조건을 20 mTorr로 진행하였다. 식각 시간은 식각단계별로 각각 6분씩 진행하였다.
- N-채널 소자의 구현을 위하여 기판 영역을 형성하기 위해서 별도의 p-형 우물 영역을 형성하기 위한 공정이 추가된다. 공정상의 편의성을 위해서 별도의 소자격리 공정을 추가하지 않고, 캔틸레버와 팁을 형성하는 건식각 공정을 그대로 이용하여 메사(mesa) 에칭 방법으로 소자들 사이를 격리하는 것으로 설계하였다. 한편, SOI 기판상에 형성되는 MOSFET 소자이므로 부유 기판(floating body)에 따른 킹크 효과(kink effect)와 같은 비정상적인 전기적인 현상들을 방지하기 위해서 MOSFET 소자의 p-형 기판을 전기적으로 연결하였다.
- 나노 스케일급 메모리 소자의 구현을 위한 32 × 32 캔틸레버 어레이와 캔틸레버 구동을 위한 n-채널 MOSFET 소자를 설계하고, MEMS 공정을 이용하여 SOI 기판 상에서 제작한 후 전기적 특성들을 평가하였다. 제작된 캔틸레버 어레이는 접촉 모드 동작에 적합하도록 힘 상수와 공진주파수를 고려하여 설계되었고, 어레이 동작 중에 발생할 수 있는 전기적인 상호 교란을 막기 위해 어레이 내부에 p-n 접합 다이오드를 내장하였다.
- P-형 우물 형성 공정은 포토 공정과 고에너지 이온주입 방법으로 진행하였다. 높은 에너지로 이온 주입을 하기 때문에 감광막과 산화막 모두를 이온주입 마스킹 레이어로 사용하여 이온 주입 공정을 진행하였다. P-형 우물 이온 주입 조건은 붕소(boron), 200 KeV, 1.
- 메모리 동작과정에서 수평 해상력과 메모리의 집적도를 높이기 위해 팁의 끝부분을 예리하게 만들어야만 한다. 따라서 팁을 형성하는 식각 과정은 공정의 균일도를 높이기 위하여 습식각 방법을 이용하지 않고, RE 공정을 두 번에 걸쳐 진행하였다. 일반적으로 RIE 공정에서는 압력을 높일 수록 등방성 식각 특성이 증가하고, 파워를 높일수록 이방성 식각 특성이 증가한다.
- 0 pm 두께의 알루미늄 (A1)을 라프트 오프 방식을 이용하여 형성하였다. 마지막으로 캔틸레버 어레이 구조물을 기판으로부터 분리하기 위해서 캔틸레버 릴리즈(cantilever release) 포토를 진행하고 매몰 산화막을 BOE를 이용하여 식각하였다.
- 접촉 모드 캔틸레버 설계 및 제작에 있어서 중요한 물리적 변수들은 힘 상수(force constant' ; K) 와 공진주파수(resonant frequency ; Fr)이다. 본 논문에서 설계한 캔틸레버는 L1 = 75.0 pm, L2 = 8.0 um, W = 10.0 um, b = 18.0 lim이며, 힘 상수와 공진주파수는 최종적인 실리콘 캔틸레버의 두께를 1.0 um로 고려하여 각각 1.53 N/m, 221.81 kHz로 접촉 모드 캔틸레버의 조건에 적합하게 설계 하였다⑹.
- 물리적 크기를 보여주고 있다. 설계된 단위 캔틸레버는 크게 저농도 도핑된 히터 영역과 히터 영역의 중앙에 위치한 실리콘 팁 영역, 고농도 도핑된 캔틸레버 영역, 어레이 동작시 전기적인 간섭 (cross-talk)을 방지하기 위한 p-n 접합 다이오드 영역 그리고 금속층과의 연결을 위한 콘택 영역으로 구성되어 있다. 캔틸레버는 열적-물리적으로 저장매체의 표면에 표식을 형성할 수 있도록 설계되어야 한다.
- 게이트 산화막은'。2 가.스를 이용한 건식 산화 공정으로 진행되었으며, 산화막의 특성을 개선하기 위해 산화 공정과 동일한 온도에서 N2 가스를 이용하여 20분간 어닐링 공정을 진행하였다. 엘립소메터(ellisometer)를 이용하여 측정된 게이트 산화막의 두께는 600 A 이었다.
- 그림 3(c) ~ 그림 3(e)는 캔틸레버 위에 팁을 형성하기 위해 진행한 공정들을 순서대로 보여주고 있다. 실리콘 팁을 형성하기 위해 서초기에 성장한 산화막을 포토 공정으로 정의하고 BOE를 이용한 습식각(wet etch) 공정을 진행하였다. 메모리 동작과정에서 수평 해상력과 메모리의 집적도를 높이기 위해 팁의 끝부분을 예리하게 만들어야만 한다.
- 1, 024 비트를 어레이 구성하는 단위 캔틸레버에서 저농도로 도핑된 히터 영역은 저항으로 등가화 할 수 있다. 어레이 내에서 인접한 캔틸레버와의 바이어스 인가시 전기적 간섭을 방지하도록 1, 024 캔틸레버 마다 각각 p-n 접합 다이오드를 내장하였다. 캔틸레버 어레이 내에 정류성 다이오드가 내장되지 않았을 시에는 선택된 행(row)과 열(column)을 동시에 공유하고 있는 인접한 캔틸레버를 통하여 원하지 않는 과도한 누설전류가 발생한다.
- 우선 SOI 웨이퍼에 3000 k 두께의 열산화막을 성장하고, 캔틸레버 영역을 정의하는 포토 공정을 진행한 후 BOE(buffer oxide etchant)를 이용한 식각법으로 산화막을 식각한다. 감광막을 제거한 후 패터닝 된 산화막을 식각 마스크로 이용하여 상층 실리콘을 RIE(reactive ion etch)방법을 이용하여 그림 3(a)과 같이 이방성 건식각을 진행한다.
- 이상과 같이 본 논문에서는 차세대 나노-스케일급 메모리 동작이 가능한 32 × 32 캔틸레 버 어레이를 설계하고, MEMS(micro~electro-mechanical systems) 공정을 이용하여 실리콘' SOI(silicon-on-insulator) 웨이퍼 상에 구현하였다. 또한 제작된 캔틸레버 어레이를 전기적으로 구동하기 위해서는 드라이버 회로가 필요하다.
- 즉, 쓰기와 지우기 과정은 캔틸레버와 저장매체가 직접 접촉하는 동작이다. 이와 같은 메모리 동작을 고려하여 본 논문에서 설계된 캔틸레버는 접촉 모드의 물리적인 특성을 갖도록 설계하였다. 접촉 모드 캔틸레버 설계 및 제작에 있어서 중요한 물리적 변수들은 힘 상수(force constant' ; K) 와 공진주파수(resonant frequency ; Fr)이다.
- 일반적으로 RIE 공정에서는 압력을 높일 수록 등방성 식각 특성이 증가하고, 파워를 높일수록 이방성 식각 특성이 증가한다. 이중에서 최적의 식각 공정 조건을 형성하기 위하여 압력을 조정하는 방식으로 2단계에 걸친 건식각 공정을 진행하였다. RIE 공정은 SF6와 02의 혼합 가스를 40 : 4의 비율을 유지하였고, RF 파워는 50 Watt 이었다.
- 게이트 물질을 금속을 이용하였으므로 PECVD 산화막을 층간절연물로 사용하였다. 층간 절연물 증착후 콘택 포토 공정을 진행하였으며, BOE를 이용한 습식각으로 콘택 홀을 형성하였다. 콘택 형성 공정 진행후 2.
- 그림 3(h) 와 (i)는 n-채널 MOSFET 소자의 게이트 산화막과 금속 콘택 영역을 형성하기 위해 진행된 공정들이다. 캔틸레버와 팁의 형성이 완료된후 후속 공정으로 n-채널 MOSFET 소자의 게이트 산화막 공정을 진행하였다. 게이트 산화막은'。2 가.
- 공정상의 편의성을 위해서 별도의 소자격리 공정을 추가하지 않고, 캔틸레버와 팁을 형성하는 건식각 공정을 그대로 이용하여 메사(mesa) 에칭 방법으로 소자들 사이를 격리하는 것으로 설계하였다. 한편, SOI 기판상에 형성되는 MOSFET 소자이므로 부유 기판(floating body)에 따른 킹크 효과(kink effect)와 같은 비정상적인 전기적인 현상들을 방지하기 위해서 MOSFET 소자의 p-형 기판을 전기적으로 연결하였다. 이때, MOSFET 소자의 p-형기 판에서 발생하는 접촉저항을 줄이기 위해서 사용하는 도핑은 캔틸레버 어레이 내부에 존재하는 다이오드의 p-형 도핑 공정을 그대로 이용하여 불필요한 공정 스텝을 줄였다.
- 단위 캔틸레버의 전류-전압 특성으로부터 선형 영역 그리고 비선형 항복 영역으로 구분되는 고유한 전기적인 특성과 약 23 V의 전압 부근에서 캔틸레버의 열적 항복 현상이 발생함을 확인하였다. 한편, 최종적으로 캔틸레버 어레이를 동작시키는데 필요한 구동 회로의 구현을 위해 내장한 比채널 MOSFET 소자를 동일한 웨이퍼 상에 구현하였다. 제작된 n-채널 MOSFET 소자는 문턱 전압과 항복전압은 각각 약 0.
대상 데이터
- 32 × 32 캔틸레버 어레이와 단위 n-채널 MOSFET 소자를 제작하기 위해서는 bonded SOI 웨이퍼를 사용하였다. 제작에 사용된 SOI 웨이퍼의 상층 실리콘 층은 n-형, (100), 비저항은 0.
- 후속 공정으로 게이트 전극을 형성하였다. MOSFET 소자의 게이트 전극은 몰리브텐(Mo) 금속으로 형성되었으며, 게이트 전극의 두께는 3000 A 이었다. 그림 3①와 (k)는 캔틸레버의 금속 공정 단계를 보여주고 있다.
- 0 pm 두께의 PECVD(plasma enhanced chemical vapour deposition) 산화막을 증착하였다. 게이트 물질을 금속을 이용하였으므로 PECVD 산화막을 층간절연물로 사용하였다. 층간 절연물 증착후 콘택 포토 공정을 진행하였으며, BOE를 이용한 습식각으로 콘택 홀을 형성하였다.
- 본 논문에서는 캔틸레버 어레이와 이를 구동하는 회로를 내장할 수 있도록 하기 위하여, 캔틸레버 어레이를 제작하는 웨이퍼 상의 일부분에 단위 n-채널 MOSFET 소자를 제작하여 특성을 확인할 수 있도록 시도 하였다. 본 논문에서는 설계한 소자는 n-채널 MOSFET이다. 본 소자는 소스와 드레인이 게이트에 자기 정렬(self-aligned)하지 않는 구조이고, MOSFET 소자의 게이트는 몰리브덴 금속을 적용한다.
- 본 논문에서는 설계한 소자는 n-채널 MOSFET이다. 본 소자는 소스와 드레인이 게이트에 자기 정렬(self-aligned)하지 않는 구조이고, MOSFET 소자의 게이트는 몰리브덴 금속을 적용한다. N-채널 소자의 구현을 위하여 기판 영역을 형성하기 위해서 별도의 p-형 우물 영역을 형성하기 위한 공정이 추가된다.
- 스를 이용한 건식 산화 공정으로 진행되었으며, 산화막의 특성을 개선하기 위해 산화 공정과 동일한 온도에서 N2 가스를 이용하여 20분간 어닐링 공정을 진행하였다. 엘립소메터(ellisometer)를 이용하여 측정된 게이트 산화막의 두께는 600 A 이었다. 후속 공정으로 게이트 전극을 형성하였다.
- 그림 3①와 (k)는 캔틸레버의 금속 공정 단계를 보여주고 있다. 우선, 층간 절연물로서 1.0 pm 두께의 PECVD(plasma enhanced chemical vapour deposition) 산화막을 증착하였다. 게이트 물질을 금속을 이용하였으므로 PECVD 산화막을 층간절연물로 사용하였다.
- 한편, 최종적으로 캔틸레버 어레이를 동작시키는데 필요한 구동 회로의 구현을 위해 내장한 比채널 MOSFET 소자를 동일한 웨이퍼 상에 구현하였다. 제작된 n-채널 MOSFET 소자는 문턱 전압과 항복전압은 각각 약 0.9 V 그리고 약 40 V 로서, 캔틸레버 구동에 적합한 MOSFET 소자이었다.
- 캔틸레버 어레이와 동일한 웨이퍼 상에서 구현된 n-채널 MOSFET 소자의 DC 특성이다. 제작된 n-채널 MOSFET 소자의 채널 폭과 길이는 각각 200 pm 와 10 pm 이다. 소자의 측정 시 게이트 전압은 0.
- 제작된 단위 캔틸레버를 가지고 전기적 특성을 측정하기 위하여 Agilent 4156A를 이용하였다. 측정에 사용된 단위 캔틸레버는 SEM 사진 분석을 통해 L1 = 75.
- 평가하였다. 제작된 캔틸레버 어레이는 접촉 모드 동작에 적합하도록 힘 상수와 공진주파수를 고려하여 설계되었고, 어레이 동작 중에 발생할 수 있는 전기적인 상호 교란을 막기 위해 어레이 내부에 p-n 접합 다이오드를 내장하였다. 캔틸레버의 제작을 위해 총 9개의 포토 공정을 이용하여 진행하였다.
- 사용하였다. 제작에 사용된 SOI 웨이퍼의 상층 실리콘 층은 n-형, (100), 비저항은 0.05 ~ 0.1 Q-cm, 두께는 5.0 urn 이다. 또한, 상층 실리콘 층과 하부의 기판 웨이퍼 사이의 매몰 산화막(buried oxide)의 두께는 3.
- 제작된 캔틸레버 어레이는 접촉 모드 동작에 적합하도록 힘 상수와 공진주파수를 고려하여 설계되었고, 어레이 동작 중에 발생할 수 있는 전기적인 상호 교란을 막기 위해 어레이 내부에 p-n 접합 다이오드를 내장하였다. 캔틸레버의 제작을 위해 총 9개의 포토 공정을 이용하여 진행하였다. 단위 캔틸레버의 전류-전압 특성으로부터 선형 영역 그리고 비선형 항복 영역으로 구분되는 고유한 전기적인 특성과 약 23 V의 전압 부근에서 캔틸레버의 열적 항복 현상이 발생함을 확인하였다.
이론/모형
- 이방성 건식 각 진행 후 MOSFET 소자가 위치하는 영역의 기판에 P-형 우물을 형성하기 위해 그림 3(b)과 같은 공정을 진행하였다. P-형 우물 형성 공정은 포토 공정과 고에너지 이온주입 방법으로 진행하였다. 높은 에너지로 이온 주입을 하기 때문에 감광막과 산화막 모두를 이온주입 마스킹 레이어로 사용하여 이온 주입 공정을 진행하였다.
- 층간 절연물 증착후 콘택 포토 공정을 진행하였으며, BOE를 이용한 습식각으로 콘택 홀을 형성하였다. 콘택 형성 공정 진행후 2.0 pm 두께의 알루미늄 (A1)을 라프트 오프 방식을 이용하여 형성하였다. 마지막으로 캔틸레버 어레이 구조물을 기판으로부터 분리하기 위해서 캔틸레버 릴리즈(cantilever release) 포토를 진행하고 매몰 산화막을 BOE를 이용하여 식각하였다.
성능/효과
- 캔틸레버의 제작을 위해 총 9개의 포토 공정을 이용하여 진행하였다. 단위 캔틸레버의 전류-전압 특성으로부터 선형 영역 그리고 비선형 항복 영역으로 구분되는 고유한 전기적인 특성과 약 23 V의 전압 부근에서 캔틸레버의 열적 항복 현상이 발생함을 확인하였다. 한편, 최종적으로 캔틸레버 어레이를 동작시키는데 필요한 구동 회로의 구현을 위해 내장한 比채널 MOSFET 소자를 동일한 웨이퍼 상에 구현하였다.
- 이때 히터 영역에서 생성된 다수의 열적 캐리어들로 인해 순간적으로 전압이 감소하는 현상이 나타난다. 메모리 동작 과정에 쓰기 동작 전압은 열적 항복 현상이 일어나기 직전의 구간으로 본 논문에서 제시하는 캔틸레버의 쓰기 동작 전압은 23 V 일 때가 적당하다고 볼 수 있다. 참고적으로 캔틸레버 어레이에 삽입된 다이오드의 항복전압은 약 42 V로 측정되었으며, 다이오드의 항복전압은 캔틸레버가 동작하는 전압 구간보다 높으므로 역방향 바이어스에 의한 어레이 동작은 정상적임을 알 수 있다.
- 그림 9(b)에서 보는 바와 같이 캔틸레버에 '쓰기 동작에 적절한 전압을 인가하면 히터 영역의 온도가 증가하고, 표면에 도포된 감광막이 히터 영역의 온도에 의해 변형되는 것을 확인할 수 있다. 이를 통해 본 논문에서 제작된 실리콘 캔틸레버는 폴리머 층에 열적으로 표식을 새길 수 있는 충분한 온도를 가질 수 있음을 알 수 있다.
- 메모리 동작 과정에 쓰기 동작 전압은 열적 항복 현상이 일어나기 직전의 구간으로 본 논문에서 제시하는 캔틸레버의 쓰기 동작 전압은 23 V 일 때가 적당하다고 볼 수 있다. 참고적으로 캔틸레버 어레이에 삽입된 다이오드의 항복전압은 약 42 V로 측정되었으며, 다이오드의 항복전압은 캔틸레버가 동작하는 전압 구간보다 높으므로 역방향 바이어스에 의한 어레이 동작은 정상적임을 알 수 있다.
- 측정에 사용된 단위 캔틸레버는 SEM 사진 분석을 통해 L1 = 75.0 pm, L2 = 6.0 pm, W = 8.0 pm, b = 18.0 um, 두께 1 um의 값을 가지고 힘 상수와 공진주파수는 각각 L228 N/m, 219.13 kHz라는 것을 예상할 수 있다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.