선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 과제에서는 블루투스(bluetooth)과 같은 응용에서부터 동적 대역이 넓은 IEEE 802.11 a/b/g 무선랜에까지 적용할 수 있는 연속시간 시그마 델타 변조기(modulator)를 설계하는 것을 목표로 한다. 직접변환 수신기 (direct conversion receiver)용으로 전력 소모와 면적이 작고 중간 정도의 해상도(resolution)를 가지는 low-pass 광대역 (wideband) 시그마델타 변조기를 설계한다.
제안 방법
- 직접변환 수신기 (direct conversion receiver)용으로 전력 소모와 면적이 작고 중간 정도의 해상도(resolution)를 가지는 low-pass 광대역 (wideband) 시그마델타 변조기를 설계한다. 높은 선형성 (linearity) 의 Gm-C 적분기 (integratorX 이용한, 간단한 2차 4 비트 변조기를 설계하여 적은 전력소모를 추구한다.
- 이 경우 zero 입력 부근의 비교기만이 사용되고, 나머지 비교기들은 항상 1또는 0을 출력하게 된다. 따라서 flash ADC입력을 감지하고, 이에 맞추어 flash ADC의 기준 전압을 조절 하여 ISB의 크기를 조절하는 회로를 새로이 설계 하였다.
- 전체 flash ADC의 구조는 그림 7와 같이 15개의 비교기로 구현 되어지며, 각각의 비교기의 구조는 그림 6과 같다. 비교기는 non-overlapping 클럭을 이용하여, 입력을 커패시터에 저장하는 안정적인 구조를 선택하여 설계하였고, 전단증폭기와 래치로 이루어져 있다.
- 13nm CMOS 공정 파라미터를 이용하여 진행하였다. 설계된 모듈레이터는 L2V 공급전압을 가지고 320MHz의 클럭주파수에서 동작하며 레이아웃 면적은 패드를 포함하여 L4mmxLlmm로 설계 하였다. 공급 전력은 30mW가 소모 되었다.
- 시뮬레이션은 MATLAB simulink를 이용하여 상위 레벨에서 검증을 한 뒤 Hspice를 통하여 0.13nm CMOS 공정 파라미터를 이용하여 진행하였다. 설계된 모듈레이터는 L2V 공급전압을 가지고 320MHz의 클럭주파수에서 동작하며 레이아웃 면적은 패드를 포함하여 L4mmxLlmm로 설계 하였다.
- 이 논문에서 적응성 양자화 레벨을 갖는 양자화기를 제안하였고, 이 양자화기를 포함하는 새로운 구조의 광대역 4 비트 연속시간 시그마 델타 모듈레이터를 130nm 1.2V CMOS공정에서 설계하였다. 이 시그마 델타 모듈레이터는 30mW의 전력이 1.
- 576V를 16단계로 양자화 하는 것이므로 36mV가 LSB(Least Significant Bit)가 된다. 이 수치는 기존의 최첨단(state-of-the-art) flash ADC에 비해 큰 값이고, 게다가 flash ADC에서 발생하는 에러는 루프 필터에 의해 잡음 성형 되므로 기존의 flash ADC에서 사용하는 offset averaging 기법이나 interpolation 기법을 사용하지 않고, 전단증폭기와 래치만으로 구현 하였다. 전체 flash ADC의 구조는 그림 7와 같이 15개의 비교기로 구현 되어지며, 각각의 비교기의 구조는 그림 6과 같다.
- 이렇게 설계된 Gm-C 적분기 3개를 이용하여 그림 3과 같이 resonator형식으로 된 루프 필터를 구성하였다. 여기서 Gm3값은 Gml과 Gm2에 비해 매우 작으므로 적은 전력소모만으로도 구성할 수 있다.
- 이 트랜스 컨덕터의 트랜스컨덕턴스 값은 그림 5에 나타나 있다. 입력이 0.20V~-0.20V일 때 트랜스컨덕턴스 값이 단지 ±1%까지만 변하도록 설계 하였다. 이는 신호에 변형을 적게 줌으로써 비선형성에 의한 성능저하를 줄여준다.
- Gm-C 적분기의 회로도는 그림 4와 같다. 저항을 통한 소스 디제네레이션(source degeneration)을 이용하여 입력 선형 구간을 대폭 증가 시켰다. 이 트랜스 컨덕터의 트랜스컨덕턴스 값은 그림 5에 나타나 있다.
- 적분기는 트랜스컨덕터와 커패시터(Gm-C)를 이용하여 구현 하였다. 이 구조의 장점은 회로가 간단하고 Op-amp를 이용한 다른 회로들에 비해서 전력 소모가 적다는 점이다.
- 11 a/b/g 무선랜에까지 적용할 수 있는 연속시간 시그마 델타 변조기(modulator)를 설계하는 것을 목표로 한다. 직접변환 수신기 (direct conversion receiver)용으로 전력 소모와 면적이 작고 중간 정도의 해상도(resolution)를 가지는 low-pass 광대역 (wideband) 시그마델타 변조기를 설계한다. 높은 선형성 (linearity) 의 Gm-C 적분기 (integratorX 이용한, 간단한 2차 4 비트 변조기를 설계하여 적은 전력소모를 추구한다.
- 11까지 지원할 수 있는 시그마델타 ADC를 설계하기 위해서 기본적인 구조에 두 가지 변화를 주기로 한다. 첫째로 자주 사용되는 단일 비트 양자화기 (quantizer) 대신 다중 비트(multi-bit) 양자화기를 사용하기로 한다. 이렇게 하면 낮은 OSR(Over Sampling Ratio)에서도 적합한 수준의 신호 대 잡음비 (Signal~to-Noise Ratio, SNR)를 얻어 낼 수 있다.
이론/모형
- 이 현상을 줄이기 위해서 동적 요소 매칭(Dynamic Element Matching, DEM) 기법을 사용하기로 한다. 동적 요소 매칭은 Data Weighted Averaging Algorithm (DWA)를 사용하여 구현한다.⑸
- 다중비트 변환기는 DAC의 비선형성(non-linearity)에 민감하다. 이 현상을 줄이기 위해서 동적 요소 매칭(Dynamic Element Matching, DEM) 기법을 사용하기로 한다. 동적 요소 매칭은 Data Weighted Averaging Algorithm (DWA)를 사용하여 구현한다.
- 커패시터는 선형성을 증가시키기 위해 MIM 커패시터를 사용하였다. MOS 커패시터는 입력에 따라 커패시턴스가 선형적이지 못하므로 보다 선형적인 MIM 커패시터를 사용함으로써 모듈레이터의 성능을 보장해줄 수가 있다.
성능/효과
- FSM 에서는 UP, DOWN신호에 따라 flash ADC 기준 전압과 DAC 전류를 조절하는 모드 컨트롤 신호를 내보내게 된다. 만일 신호가 균일하지 않거나 기준 전압 구간이 도중에 변하는 것을 원하지 않는 경우 외부에서 모드를 고정하는 것도 가능하게 구현하였다.
- 양자화 레벨이 낮을수록(High에서 Low로 갈수록) 다중비트의 장점을 활용하여 SNR의 추가적인 이득을 볼 수 있으므로, 본 논문에서 새로이 제안하는 적응성 양자화기를 이용하면 작은 크기의 입력에 대해서, 실제로 성능의 개선이 일어나는 것을 확인할 수 있다. 제안하는 모듈레이터의 SNR곡선을 보면, 입력이 작을 때 SNR특성이 더 우수한 Low모드의 특성을 가지고, 입력이 클 때 SNR특성이 더 우수한 High모드의 SNR특성을 가진다.
- 양자화 레벨이 낮을수록(High에서 Low로 갈수록) 다중비트의 장점을 활용하여 SNR의 추가적인 이득을 볼 수 있으므로, 본 논문에서 새로이 제안하는 적응성 양자화기를 이용하면 작은 크기의 입력에 대해서, 실제로 성능의 개선이 일어나는 것을 확인할 수 있다. 제안하는 모듈레이터의 SNR곡선을 보면, 입력이 작을 때 SNR특성이 더 우수한 Low모드의 특성을 가지고, 입력이 클 때 SNR특성이 더 우수한 High모드의 SNR특성을 가진다. 그 사이의 입력에서는 SNR특성이 더 우수한 Mid 모드의 SNR특성곡선을 따라가는 것을 볼 수 있다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.