본 논문에서는 CMOS 0.18 um 공정을 이용하여 UWB(Ultra Wide Band) 시스템의 $3.1{\sim}4.8\;GHz$ 대역에서 사용할 수 있는 스위칭-이득 제어 저잡음 증폭기를 설계하였다. 높은 이득 모드에서 전력 이득은 12.5 dB, IIP3는 0 dBm, 소비 전류는 8.13 mA로 측정되었으며, 낮은 이득 모드에서는 전력 이득 -8.7 dB, IIP3는 9.2 dBm, 소비 전류는 0 mA로 측정 되었다.
본 논문에서는 CMOS 0.18 um 공정을 이용하여 UWB(Ultra Wide Band) 시스템의 $3.1{\sim}4.8\;GHz$ 대역에서 사용할 수 있는 스위칭-이득 제어 저잡음 증폭기를 설계하였다. 높은 이득 모드에서 전력 이득은 12.5 dB, IIP3는 0 dBm, 소비 전류는 8.13 mA로 측정되었으며, 낮은 이득 모드에서는 전력 이득 -8.7 dB, IIP3는 9.2 dBm, 소비 전류는 0 mA로 측정 되었다.
A switched-gain controlled LNA is designed and implemented in 0.18 um CMOS technology for $3.1{\sim}4.8\;GHz$ UWB system. In high gain mode, measurement shows a power gain of 12.5 dB, an input IP3 of 0 dBm, while consuming only 8.13 mA of current. In low gain mode, measurement shows a pow...
A switched-gain controlled LNA is designed and implemented in 0.18 um CMOS technology for $3.1{\sim}4.8\;GHz$ UWB system. In high gain mode, measurement shows a power gain of 12.5 dB, an input IP3 of 0 dBm, while consuming only 8.13 mA of current. In low gain mode, measurement shows a power gain of -8.7 dB, an input IP3 of 9.1 dBm, while consuming only 0 mA of current.
A switched-gain controlled LNA is designed and implemented in 0.18 um CMOS technology for $3.1{\sim}4.8\;GHz$ UWB system. In high gain mode, measurement shows a power gain of 12.5 dB, an input IP3 of 0 dBm, while consuming only 8.13 mA of current. In low gain mode, measurement shows a power gain of -8.7 dB, an input IP3 of 9.1 dBm, while consuming only 0 mA of current.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문에서는 TSMC 0.18 "m RF CMOS 공정을 이용하여 저잡음 증폭기를 설계 및 제작하였다. 측정은 probe station을 사용하였으며, 측정을 위해 바이어스와 전원 전압은 GPG probe를 입출력은 GSG probe를 사용하였다.
본 논문에서는 광대역 저잡음 증폭기 설계를 위해궤환 구조의 광대역 정합 특성과 BPF 구조의 이득과 잡음 특성을 가질 수 있는 구조를 제 안하여 저잡음 증폭기의 전체성능을 개선할 수 있도록 하였으며, 또한 시스템 전체 다이내믹 레인지를 높일 수 있도록 스위칭-이득제어가 가능하도록 설계하였다. 설계된 저잡음 증폭기는 TSMC RF 0.
제안 방법
측정은 probe station을 사용하였으며, 측정을 위해 바이어스와 전원 전압은 GPG probe를 입출력은 GSG probe를 사용하였다. Probe station으로 추출된 값은 회로망 분석기에 의해 s2p 파일로 변환되어 ADS에서 분석하였다.
저잡음 증폭기 설계 시 고려 사항으로는 잡음지수, 이득, 선형성, 전력 소모 등이 있으며 적절한 최적화가 필요하다. UWB 낮은 대역인 3.1-4.8 GHz에서 사용되고 있는 저잡음 증폭기의 이득은 10~15 dB 내외, 잡음지 수는 2 ~5 dB, IIP3는 -10 dBm 이상을 갖는다피'侦 이러한 논문을 토대로 저잡음 증폭기 설계 목표는 UWB 낮은 대역인 3.1-4.8 GHz의 주파수에서 이득 15 dB 이상, 잡음지수 3 dB 이하, IIP3는 -5 dBm 이상, 그리고 소비 전력은 20 mW 이내로 설정하였다. 그림 2에 광대역에서 가장 일반적으로 사용되는 저항 종단 공통 소스 증폭기 궤환 증폭기 그리고 공통 게이트 증폭기의 기본 구조를 나타냈다n
광대역 정합을 위하여 cascode 구조의 궤환회로를 이용하여 입력 정합을 용이하게 하고 단순한 LC BPF 회로를 구성하여 전체 정합을 하였으며 출력은 단순한 LC 정합을 하였다. 잡음 최적화와 선형성을 위해 트랜지스터(M, M)의 크기를 결정하였으며, 낮은 이득 모드를 위해 트랜지스터(M)을 두어 큰 입력 신호가 인가되었을 때 바이패스할 수 있도록 하여 전체 시스템 다이내믹 레인지를 높였다.
본 논문에서는 궤 환 구조와 BPF 구조를 병 행 하여 사용함으로써 정합 회로의 사이즈를 줄이면서 이득과 잡음 특성을 개선할 수 있는 구조를 채택하였으며 시스템 전체 다이내믹 레인지를 높이기 위해 스위치 제어를 통해 낮은 이득 모드를 두어 설계 및 제작하였다.
2 kQ 이상이 되어야 하고, 최소잡음지수가 2 dB 이하가 되도록 하기 위해서는 궤환저항이 700 Q 이상이 되어야 함을 알 수 있다. 본 설계에서는 3가지 요소를 고려하여 적절한 궤환 저항 값을 1.5 kQ으로 결정하였다.
광대역 정합을 위하여 cascode 구조의 궤환회로를 이용하여 입력 정합을 용이하게 하고 단순한 LC BPF 회로를 구성하여 전체 정합을 하였으며 출력은 단순한 LC 정합을 하였다. 잡음 최적화와 선형성을 위해 트랜지스터(M, M)의 크기를 결정하였으며, 낮은 이득 모드를 위해 트랜지스터(M)을 두어 큰 입력 신호가 인가되었을 때 바이패스할 수 있도록 하여 전체 시스템 다이내믹 레인지를 높였다. 트랜지스터(Mi)의 사이즈는 높은 이득 모드와 낮은 이득 모드에서 이득과 잡음지수에 직접적인 관계가 있어 적절한 사이즈로 최적화 하였다.
18 "m RF CMOS 공정을 이용하여 저잡음 증폭기를 설계 및 제작하였다. 측정은 probe station을 사용하였으며, 측정을 위해 바이어스와 전원 전압은 GPG probe를 입출력은 GSG probe를 사용하였다. Probe station으로 추출된 값은 회로망 분석기에 의해 s2p 파일로 변환되어 ADS에서 분석하였다.
잡음 최적화와 선형성을 위해 트랜지스터(M, M)의 크기를 결정하였으며, 낮은 이득 모드를 위해 트랜지스터(M)을 두어 큰 입력 신호가 인가되었을 때 바이패스할 수 있도록 하여 전체 시스템 다이내믹 레인지를 높였다. 트랜지스터(Mi)의 사이즈는 높은 이득 모드와 낮은 이득 모드에서 이득과 잡음지수에 직접적인 관계가 있어 적절한 사이즈로 최적화 하였다.
표 2는 CMOS를 이용하여 피드백 구조와 BPF 구조로 설계된 광대역 증폭기를 비교 분석하였다. 분석된 광대역 증폭기는 식 (2)에 나타난 FoM(Figure of Merit)四을 통해 성능지수를 나타내었다.
대상 데이터
설계된 저잡음 증폭기는 TSMC RF 0.18 “m 공정을 이용하여 제작 및 측정하였다. 제작된 저잡음 증폭기의 측정 결과, 높은 이득 모드에서 이득 12.
이론/모형
입력 정합을 위해 BPF(Band Pass Filter)구초'成의 LC 직병렬 공진 회로를 이용하여 광대역 정합을 하였으며, 그림 6에 그 구조를 나타냈다. 병렬 공진 회로는 及와 Xc로 구성 하였으며 직 렬 공진 회로는 4 와 Cg, 로 구성되며, 马는 그림 3의 공통 소스- 트랜지 스터(Mi)의 게이트-소스 커패시터다.
성능/효과
그림 9(a)의 높은 이득 모드에서 입력 정합은 -10 dB 이 하, 출력 정합은 -8.2 dB로 이하, 이득은 3.1-4.8 GHz에서 12.5-13.4 dB로 측정되었다. 그림 9(b)의 낮은 이득 모드에서 입력 정합은 -10 dB 이흐!", 출력 정 합은 -6.
2 dB 이하이며, 잡음지수는 5 dB 이하 그리고 입력 IP3는 1 dBm으로 설계치보다 전체적인 성능 저하를 나타내고 있다. 이는 저잡음 증폭기의 레이아웃 상의 입력 측 파라스틱 저항과 커패시터에 의한 신호 감쇠로 인하여 2 dB 이득 저하와 2 dB 잡음지수 저하가 나타났으며 또한 이득 감쇠로 인하여 입력 IP3은 1 dB 개선된 특성이 측정되었다.
18 “m 공정을 이용하여 제작 및 측정하였다. 제작된 저잡음 증폭기의 측정 결과, 높은 이득 모드에서 이득 12.5-13.4 dB, 잡음지수는 5 dB 이하이며, 입출력 정합은 각각 -10 dB, -8.2 dB으로 측정되었으며, 낮은 이득 모드에서의 이득은 -8.7~-7.1 dB, 잡음지수는 11 dB 이하이며 입출력 정합은 각각 TO dB, -6.3 dB으로 측정되었다. 측정된 결과는 설계치보다 전체적인 성능 저하가 나타났으며 이는 레이아웃상의 파라 스틱 성분에 의한 영향으로 설계시 파라스틱에 대한 성분을 고려하여 정확한 설계에 대한 연구가 요구된다.
후속연구
5 dBm이다. 낮은 이득 모드에서도 설계치는 측정치와 비교할 때 전체적인 성능 저하 특성이 나타나고 있으며, 이러한 성능 저하는 레이아웃상의 파라 스틱에 의한 영향으로 설계시 레이아웃상의 파라 스틱 성분을 고려하여 정확한 설계에 대한 연구가 더 진행되어야 한다.
3 dB으로 측정되었다. 측정된 결과는 설계치보다 전체적인 성능 저하가 나타났으며 이는 레이아웃상의 파라 스틱 성분에 의한 영향으로 설계시 파라스틱에 대한 성분을 고려하여 정확한 설계에 대한 연구가 요구된다.
참고문헌 (13)
A. Batra et al., 'Multi-band OFDM physical layer proposal', IEEE 802.15. Task Grorp 3a, Jul. 2003
H. Doh, Y. Jeong, S. Jung, and Y. Joo, 'Design of CMOS UWB low noise amplifier with cascode feedback', IEEE International Midwest Symposium on Circuits and Systems, vol. 2, pp. II-641-II-644, Jul. 2004
C. W. Kim, M. S. Kang, P. T. Anh, H. T. Kim, and S. G. Lee, 'An ultrawideband CMOS low noise amplifier for 3-5 GHz UWB system', IEEE J. Solid-state Circuits, vol. 40, no. 2, pp. 544-547, Feb. 2005
S. Vishwakarma, S. Jung, and Y. Joo, 'Ultra wideband CMOS low noise amplifier with active input matching', IEEE Conference Proceeding, Joint UW BST & IWUWBS. 2004 International Workshop, pp. 415-419, May 2004
A. Bevilacqua, A. M. Niknejad, 'An ultra-wideband CMOS LNA for 3.1 to 10.6 GHz wireless receiver', IEEE ISSCC Dig. Tech. Papers, vol. 1, pp. 382-382, Feb. 2004
H. J. Lee, D. S. Ha, and S. S. Choi, 'A systematic approach to CMOS low noise amplifier design for ultrawideband applications', IEEE ISCAS International Symposium, vol. 4, pp. 3962-3965, May 2005
F. Bruccoleri et al., 'Noise cancelling in wideband CMOS LNAs', IEEE ISSCC Dig. Tech. Papers, vol. 1, pp. 406-407, Feb. 2002
S. Andersson, C. Svenson, and O. Drugge, 'Wideband LNA for a multistandard wireless receiver in 0.18 ${\mu}m$ CMOS', Proc. ESSCIRC, pp. 655-658, Sep. 2003
R. Gharpurey, 'A broadband low-noise front-end amplifier for ultra wideband in 0.13 ${\mu}m$ ', IEEE ISSCC Tech. Dig., pp. 214-215, Oct. 2004
S. Lida, K. Tanaka, H. Suzuki, N. Yoshikawa, N. Shoji, B. Griffiths, D. Mellor, F. Hayden, I. Butler, and J. Chatwin, 'A 3.1 to 5 GHz CMOS DSSS UWB transceiver for WPANs', IEEE ISSCC Tech. Dig., vol. 1, pp. 214-215, Feb. 2005
C. P. Chang, H. R. Chuang, '0.18 ${\mu}m$ 3-6 GHz CMOS broadband LNA for UWB radio', IEEE Electronics Letters 9th, vol. 41, no. 12, pp. 696-698, Jun. 2005
A. Bevilacqua, C. Sandner, A. Gerosa, and A. Neviani, 'A fully integrated differential CMOS LNA for 3-5 GHz ultrawideband wireless receivers', IEEE Microwave and Wireless Components Letters., vol. 16, no. 3, pp. 134-136, Mar. 2006
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.