$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

전자 패키징의 플립칩 본딩 기술과 신뢰성
Flip-chip Bonding Technology and Reliability of Electronic Packaging 원문보기

大韓溶接·接合學會誌 = Journal of the Korean Welding and Joining Society, v.25 no.2, 2007년, pp.6 - 15  

윤정원 (성균관대학교 마이크로 전자 및 반도체 패키징 기술개발 사업단) ,  김종웅 (성균관대학교 신소재공학과) ,  구자명 (성균관대학교 신소재공학과) ,  하상수 (성균관대학교 신소재공학과) ,  노보인 (성균관대학교 마이크로 전자 및 반도체 패키징 기술개발 사업단) ,  문원철 (성균관대학교 마이크로 전자 및 반도체 패키징 기술개발 사업단) ,  문정훈 (수원과학대학 기계공학과) ,  정승부 (성균관대학교 마이크로 전자 및 반도체 패키징 기술개발 사업단)

초록이 없습니다.

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 고에서는 전자 패키징 기술에 있어서 플립칩 본딩기술의 종류와 특성, 접착제를 이용한 플립칩 본딩, 초음파를 이용한 플립칩 본딩 및 최근 플립칩 패키지의 신뢰성 분야에서 이슈화되고 있는 일렉트로 마이그레이션 현상, 3D 패키징, 전자 패키징에 사용되는 Au-Sn 솔더 등 최근의 마이크로 시스템 패키징 기술 동향을 간략히 소개하였다. 패키징에 있어서 회로 선폭 및 피치, 칩 크기의 감소, 적층화 및 경박단소화의 추세에 따라 패키징에 대한 기계적 .
  • 본 고에서는 최신 마이크로 시스템 패키징 분야에서 주목받고 있는 플립칩 (Flip-chip) 본딩의 기술 및 종류, 접착제를 이용한 플립칩 본딩, 초음파를 이용한 플립칩 본딩, 플립 칩 패키지의 일렉트로마이그레이션 (electromigration) 현상, 3차원 실장 (3 Dimensional Packaging) 기술 및 금-주석 (Au-Sn) 솔더를 이용한 패키징기술에 대해서 간략히 소개하고자 한다.
본문요약 정보가 도움이 되었나요?

참고문헌 (17)

  1. J.H. Lau : Low Cost Flip Chip Technologies, McGRAW HILL BOOK Co., 2001, 1-17, 27-90 

  2. J.H. Lau : Solder Joint Reliability of BGA, CSP, Flip Chip, and Fine Pitch SMT Assemblies, McGRAW HILL BOOK Co., 1997, 1-9 

  3. J.W. Yoon, W.C. Moon and S.B. Jung: Core technology of electronic packaging, Journal of KWS, 23-2 (2005), 116-123 (in Korean) 

  4. J.W. Kim, D.G. Kim, W.C. Moon, J.H. Moon, C.C. Shur and S.B. Jung: Application of MEMS technology in microelectronic packaging, Journal of KWS, 24-2 (2006), 142-149 (in Korean) 

  5. T. Velten, H. Heinrich Ruf, D. Barrow, N. Aspragathos, P. Lazarou, E. Jung, C.K. Mal다, M. Richter, J. Kruckow, and M. Wackerle : Packaging of Bio- MEMS: Strategies, Technologies, and Applications, IEEE Transactions on Advanced Packaging, 28 (4), (2005), 533-546 

  6. 전자부품연구원 전자정보센터 (web site:eic.re.kr) 

  7. J.W. Kim and S.B. Jung : Effect of bonding force on the reliability of the flip chip packages employing anisotropic conductive film with reflow process, Materials Science and Engineering A, 452-453, (2007) 267-272 

  8. O.V. Abramov : High-Intensity Ultrasonics, Theory and Industrial Applications, Gordon and Breach Science Publishers, 1998, 604-625 

  9. Q.T. Huynh, C.Y. Liu, C. Chen, and K.N. Tu : Electromigration in eutectic SnPb solder lines, Journal of Applied Physics, 89 (2001), 4332-4335 

  10. S.S. Ha: Master degree thesis, Sungkyunkwan University, (2006) 

  11. D.G. Kim, J.W. Kim, S.S. Ha, J.P. Jung, Y.E. Shin, J.H. Moon, and S.B. Jung: Fabrication of through-hole interconnect in Si wafer for 3D package, Journal of KWS, 24-2 (2006), 172-178 (in Korean) 

  12. Y.K. Tsui and S.W. Ricky Lee : Design and fabrication of a flip-chip-on-chip 3-D packaging structure with a through-silicon via for underfill dispensing, IEEE Transactions on Advanced Packaging, 28 (2005), 413-420 

  13. K. Hara, Y. Kurashima, N. Hashimoto, K. Matsui, Y. Matsuo, I. Miyazawa, T. Kobayashi, Y. Yokoyama, and M. Fukazawa : Optimization for chip stack in 3-D packaging, IEEE Transactions on Advanced Packaging, 28 (2005), 367-376 

  14. B. Morgan, X. Hua, T. Iguchi, T. Tomioka, G.S. Oehrlein, and R. Ghodssi : Substrate interconnect technologies for 3-D MEMS packaging, Micro- electronic Engineering, 81 (2005), 106-116 

  15. K. Takahashi, M. Umemoto, N. Tanaka, K. Tanida, Y. Nemoto, Y. Tomita, M. Tago, and M. Bonkohara : Ultra-high-density interconnection technology of three-dimensional packaging, Microelectronics Reliability, 43 (2003), 1267-1279 

  16. J.W. Yoon: Ph.D degree thesis, Sungkyunkwan University, (2006) 

  17. J.W. Yoon, H.S. Chun and S.B. Jung : Reliability analysis of Au-Sn flip-chip solder bump fabricated by co-electroplating, Journal of Materials Research, 22 (5), (2007) 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로