고휘도 LED(Light-Emitting Diode)를 구현하기 위한 칩 설계의 최적화에 이용할 수 있는 SPICE 기반의 LED3차원 회로 모델을 개발하였다. 본 모델은 LED를 일정한 면적의 픽셀로 구획하고, 각각의 픽셀은 n-전극, n-형 반도체, p-형 반도체, 및 p-전극 등의 일반적인 LED 레이어 구조를 반영하는 회로망으로 나타낸다. 개별의 박막 층과 접촉 저항은 저항 네트웍으로, pn-접합부는 일반적인 pn-접합 다이오드로 각각 모델링 한다. 별도의 테스트 패턴을 이용하여 독립적으로 추출한 파라미터를 이용한 시뮬레이션 결과는 실험 결과와 정확하게 일치함을 확인하였다.
고휘도 LED(Light-Emitting Diode)를 구현하기 위한 칩 설계의 최적화에 이용할 수 있는 SPICE 기반의 LED 3차원 회로 모델을 개발하였다. 본 모델은 LED를 일정한 면적의 픽셀로 구획하고, 각각의 픽셀은 n-전극, n-형 반도체, p-형 반도체, 및 p-전극 등의 일반적인 LED 레이어 구조를 반영하는 회로망으로 나타낸다. 개별의 박막 층과 접촉 저항은 저항 네트웍으로, pn-접합부는 일반적인 pn-접합 다이오드로 각각 모델링 한다. 별도의 테스트 패턴을 이용하여 독립적으로 추출한 파라미터를 이용한 시뮬레이션 결과는 실험 결과와 정확하게 일치함을 확인하였다.
A SPICE-based 3-dimensional circuit model of LED(Light-Emitting Diode) was developed for the design optimization and analysis of high-brightness LEDs. An LED is represented as an array of pixel LEDs with small preassigned areas, and each of the pixel LEDs is composed of circuit networks representing...
A SPICE-based 3-dimensional circuit model of LED(Light-Emitting Diode) was developed for the design optimization and analysis of high-brightness LEDs. An LED is represented as an array of pixel LEDs with small preassigned areas, and each of the pixel LEDs is composed of circuit networks representing the thin-film layers(n-metal, n- and p-type semiconductor layers, and p-metal), ohmic contacts, and pn-junctions. Each of the thin-film layers and contact resistances is modeled by a resistance network, and the pn-junction is modeled by a conventional pn-junction diode. It has been found that the simulation results using the model and the corresponding parameters precisely fit the measured LED characteristics.
A SPICE-based 3-dimensional circuit model of LED(Light-Emitting Diode) was developed for the design optimization and analysis of high-brightness LEDs. An LED is represented as an array of pixel LEDs with small preassigned areas, and each of the pixel LEDs is composed of circuit networks representing the thin-film layers(n-metal, n- and p-type semiconductor layers, and p-metal), ohmic contacts, and pn-junctions. Each of the thin-film layers and contact resistances is modeled by a resistance network, and the pn-junction is modeled by a conventional pn-junction diode. It has been found that the simulation results using the model and the corresponding parameters precisely fit the measured LED characteristics.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 논문에서는 LED 내에서의 전류 및 전기장 분포를 계산하기 위한 SPICE 기 반의 3차원 회로 모델을 제안하였다. 제안한 모델이 LED의 전기적 특성을 정확하게 기술함을 실험적으로 확인할 수 있었다.
따라서 높은 신뢰성을 갖는 고출력 LED를 얻기 위해서는 소자 내에서의 전류 및 전기장 분포 등을 정확하게 알 수 있는 방안이 필수적으로 요구된다. 본 논문에서는 SPICE 기반의 LED 3차원 회로 모델을 제안하였다. 시뮬레이션 결과와 실험 데이터를 비교함으로써 제안한 모델의 정확도를 검증하였다.
본 논문의 LED 회로 모델은 전술한 바와 같이 4 종의 주요 층으로 구성된 LED의 각 박막 층과 층간 접합부의 전기적 특성을 반영하여 소자 내에서의 전류 및 전위분포를 계산하기 위함이다. 이를 위하여 일반적인 LED의 3차원 물리적 구조를 반영하도록 회로 네트웍으로 모델링 한다.
제안 방법
LED의 仞广접합부를 통하여 흐르는 전류의 분포는 앞의 그림 2에 보인 것과 같이 LED를 픽셀 단위로 구획하여 계산하였다. 그림의 경우 300 X 300 MS 면적의 LED를 10 X 10 妒 면적을 갖는 픽셀의 30 X 30 어레이로 구성한 예를 보여준다.
림 3(a)는 이와 같은 픽셀의 구성을 도식적으로 보여주는 도면이다. 각각의 박막 층은 면저항 네트웍으로, 금속/반도체 접합부에서의 저항성 접합 특성은 저항으로, 그리고 F-GaNM-GaN 접합부는 pn-접합 다이오드로 각각 모델링한다. 그림 3(b)는 SPICE 회로도로 나타낸 픽셀 모델이다.
즉, 각 픽셀 내부의 pa접합 다이오드를 통하여 흐르는 전류의 분포를 구한 결과이다. 계산 결과를 실제 LED 내에서의 전류 분포와 실험적으로 비교하기 위하여 LED 의 전류 분포를 광 출력패턴으로부터 추출하였다. 그림 6(b)에 보인 LED의 광출력 패턴은 CCD(DTA CHROMA C3 400E) 를 이용하여 획득한 LED 상부면 이미지로부터 얻은 발광 패턴이다.
이를 위하여 일반적인 LED의 3차원 물리적 구조를 반영하도록 회로 네트웍으로 모델링 한다. 우선 LED를 일정한 면적(예를 들어, 10 X 10 屈)을 갖는 픽셀들의 어레이로 세분하고, 각각의 픽셀은 해당 부위의 박막 층구조 및 접합부 특성을 나타낼 수 있도록 회로 네트웍으로 모델링한다. 그림 2(a)는 전형적인 GaN/Sapphire 청색 LED의 평면도를 일정한 면적으로 세분한 모습을 보여주며, 그림 2(b)의 원 안에 나타낸 것은 PSPICE 계층블럭 (hierarchical block)을 이용하여 픽셀을 구성하고, 다시 이를 조합하여 LED를 구성한 예를 보여주는 확대도이다.
계산하기 위함이다. 이를 위하여 일반적인 LED의 3차원 물리적 구조를 반영하도록 회로 네트웍으로 모델링 한다. 우선 LED를 일정한 면적(예를 들어, 10 X 10 屈)을 갖는 픽셀들의 어레이로 세분하고, 각각의 픽셀은 해당 부위의 박막 층구조 및 접합부 특성을 나타낼 수 있도록 회로 네트웍으로 모델링한다.
8 X 103 “구이다 p_pAD를 형성하기 전에 하부의 ITO는 제거하여 p-PAD/P-GaN 사이에는 Schottky 접합이 형성되어 PAD 하부로는 전류가 직접 유입되지 않도록 하였다. 테스트 다이오드의 전류-전압 관계로부터 포화전류값 旧皿와 이상계수 N 값을 추출하고, 이로부터 단위 면적당의 포화전류를 다음의 관계를 이용하여 얻는다.
대상 데이터
아울러 pn-접합부의 전기적 특성은 테스트 다이오드를 제작하여 추출한다. 제작한 테스트 다이오드는 칩 면적이 300 X 300 妒인 InGaN/GaN 다중양자우물(Multiple Quantum Well) LED 로서 p-metal 로는 ITO(Indium Tin Oxide)를 이용하였고, 메사 식각 후 활성영역 (pn-접합부)의 면적은 58.8 X 103 “구이다 p_pAD를 형성하기 전에 하부의 ITO는 제거하여 p-PAD/P-GaN 사이에는 Schottky 접합이 형성되어 PAD 하부로는 전류가 직접 유입되지 않도록 하였다. 테스트 다이오드의 전류-전압 관계로부터 포화전류값 旧皿와 이상계수 N 값을 추출하고, 이로부터 단위 면적당의 포화전류를 다음의 관계를 이용하여 얻는다.
데이터처리
본 논문에서는 SPICE 기반의 LED 3차원 회로 모델을 제안하였다. 시뮬레이션 결과와 실험 데이터를 비교함으로써 제안한 모델의 정확도를 검증하였다.
이론/모형
이는 본 모델의 경우 LED의 pn-접합부를 통하여 흐르는 전류를 계산하기 위함이므로 n-전극이 N-GaN 하층부에 위치하는 것으로 근사하여도 a전극으로부터 떨어져있는 LED/m-접합부에서의 전류분포에는 큰 영향을 미치지 않는다. 한편, pn-접합부는 SPICE pn-접합 다이오드 모델을 이용하였다.
성능/효과
두 그림을 비교함으로써 전류 분포의 계산 결과가 측정 결과와 잘 부합함을 알 수 있다. 그림으로부터 제안한 회로 모델과 측정을 통하여 얻은 모델 파라미터를 이용하여 계산한 전류 분포가 광 출력 패턴을 이용하여 실험적으로 추출한 전류 분포와 정확하게 일치함을 알 수 있다.
제안한 모델이 LED의 전기적 특성을 정확하게 기술함을 실험적으로 확인할 수 있었다. 실제 모든 모델 파라미터를 별도의 시료를 이용하여 추출하고 아무런 피팅파라미터를 필요로 하지 않으므로 본 모델의 효용성이 대단히 높다고 할 수 있다. 제안한 모델은 수평 구조의 GaN/Sapphire LED뿐만 아니라 수직 구조의 LED에도 동등하게 활용할 수 있으며, LED의 재료적 특성과는 무관하게 임의의 LED에 범용으로 활용할 수 있다.
실제 모든 모델 파라미터를 별도의 시료를 이용하여 추출하고 아무런 피팅파라미터를 필요로 하지 않으므로 본 모델의 효용성이 대단히 높다고 할 수 있다. 제안한 모델은 수평 구조의 GaN/Sapphire LED뿐만 아니라 수직 구조의 LED에도 동등하게 활용할 수 있으며, LED의 재료적 특성과는 무관하게 임의의 LED에 범용으로 활용할 수 있다. 제안한 회로 모델은 LED의 전극 배치 설계의 최적화나 LED 특성 분석 등에 효과적으로 이용될 수 있다.
제안한 모델이 LED의 전기적 특성을 정확하게 기술함을 실험적으로 확인할 수 있었다. 실제 모든 모델 파라미터를 별도의 시료를 이용하여 추출하고 아무런 피팅파라미터를 필요로 하지 않으므로 본 모델의 효용성이 대단히 높다고 할 수 있다.
후속연구
제안한 모델은 수평 구조의 GaN/Sapphire LED뿐만 아니라 수직 구조의 LED에도 동등하게 활용할 수 있으며, LED의 재료적 특성과는 무관하게 임의의 LED에 범용으로 활용할 수 있다. 제안한 회로 모델은 LED의 전극 배치 설계의 최적화나 LED 특성 분석 등에 효과적으로 이용될 수 있다.
참고문헌 (7)
D. A. Steigerwald, J. C. Bhat, D. Collins, R. M. Fletcher, M. Ochiai Holcomb, M. J. Ludowise, P. S. Martin, and S. L. Rudaz, 'Illumination with Solid State Lighting Technology,' IEEE J. Selected Topics Quantum Electron., V. 8, No. 2, pp. 310-320, 2002
R. Mueller-Mach, G. O. Mueller, M. R. Krames, and T. Trottier, 'High-Power Phosphor-Converted Light-Emitting Diodes Based on III-Nitrides,' IEEE J. Selected Topics Quantum Electron., V. 8, No. 2, pp. 339-345, 2002
P. C. H. Chan, 'Electronic Packaging for Solid-State Lighting,' Proc. 6th Intl. Conf. Electronic Packaging Technol. 2005
X. Guo and E. F. Schubert, 'Current crowding in GaN/InGaN light emitting diodes on insulating substrates', J. Appl. Phys., V. 90, No. 8, pp. 4191-4195, 2001
※ AI-Helper는 부적절한 답변을 할 수 있습니다.