$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

두 개의 공통 게이트 FET를 이용한 캐스코드형 CMOS 저잡음 증폭기의 후치 선형화 기법
Post-Linearization Technique of CMOS Cascode Low Noise Amplifier Using Dual Common Gate FETs 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TC, 통신, v.44 no.7 = no.361, 2007년, pp.41 - 46  

황과지 (성균관대학교 정보통신공학부) ,  김태성 (성균관대학교 정보통신공학부) ,  김성균 (성균관대학교 정보통신공학부) ,  김병성 (성균관대학교 정보통신공학부)

초록
AI-Helper 아이콘AI-Helper

본 논문은 두 개의 공통 게이트 증폭단을 사용한 캐스코형 CMOS 저잡음 증폭기의 후치 선형화 기법을 제안한다. 제안된 기법은 두 개의 공통 게이트 FET 단을 사용하며, 한 FET는 공통 소스단에서 전달된 전류 성분 중 선형 전류 성분만을 부하에 전달하고, 다른 한 단은 3차 혼변조 전류를 흡수하도록 동작한다. 선형 전류 성분과 혼변조 전류 성분을 선택적으로 분류하기 위해 $0.18{\mu}m$ CMOS 공정에서 제공되는 후막 (thick oxide) FET를 혼변조 전류 흡수용 FET로, 박막 (thin oxide) FET를 선형 전류 버퍼로 사용하였다. 제안된 방법을 검증하기 위해 $0.18{\mu}m$ CMOS 공정을 이용하여 2.14GHz에서 동작하는 저잡음 증폭기를 설계하였다. 제작된 차동 증폭기는 1.8V 전원에서 12.4mA를 소모하며, 측정 결과로 11 dBm IIP3, 15.5 dB 전력이득, 그리고 2.85 dB 잡음지수를 특성을 얻었다. 이는 후치 선형화가 없는 회로에 비해 7.5dB의 $IIP_{3}$ 개선된 결과이다.

Abstract ▼ AI-Helper 아이콘AI-Helper

A novel post-linearization technique is proposed for CMOS cascode low noise amplifier (LNA). The technique uses dual common gate FETs one of which delivers the linear currents to a load and the other one sinks the $3^{rd}$ order intermodulation currents of output currents from the common ...

주제어

#CMOS LNA   #Post-linearization   #Intermodulation   #IIP3  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 두 개의 CG FET 단을 사용한 캐스코드 형 CMOS LNA의 새로운 선형화 방법을 제안하였다. 제안한 선형화 기법은 캐스코드형 LNA의 CG 단에 후 막 NMOS를 병렬로 추가하여 혼변조 흡수회로로 동작시킴으로써 선형성을 개선시키는 방법이다.
  • 그러나 이 방법은 LNA의 가장 중요한 특성인 잡음을 최적화하는데 중요한 입력정합회로의 Q 값을所山 자유롭게 조절하는데 제한이 있다. 본 논문에서는 후치 선형화 기법을 이용하여 잡음은 공통 소스 FET 단에서 최적화하고, 선형성은 공통 게이트 FET 단에서 달성하는 새로운 선형화 기법을 제안한다. 이 방법은 캐스코드형 증폭기에서 공통 소스 FET 출력전류 중 3차 혼변조 전류를 그라운드로 흡수하기 위해 CG FET 단을 추가하는 구조이다.
  • 따라서, 부하에 연결되는 CG FET와 같은 종류의 FET를 사용하면 이 조건을 만족하기 힘들다. 본 논문의 D 절에서는 제안한 선형화 방법을 실질적으로 구현하기 위한 회로를 소개하고, 이 구조에 대한 간단한 이론적 해석을 수행한다. m 절에서는 이 기법을 이용한차동 증폭기 회로의 설계 및 실험결과를 기술한다.
본문요약 정보가 도움이 되었나요?

참고문헌 (7)

  1. Behzad Razavi, RF Microelectronics, Prentice Hall, Inc., 1998 

  2. T. Kim, B. Kim, and K. Lee, 'Highly linear receiver front-end adopting MOSFET transconductance linearization by multiple gated transistors,' IEEE J. Solid-State Circuits, vol. 39, no. 1, pp. 223-229, Jan. 2004 

    상세보기 crossref

  3. V. Aparin and L. E. Larson, 'Modified derivative superposition method for linearizing FET low noise amplifiers,' IEEE Trans. Microw. Theory Tech., vol. 53, no. 2, pp. 571-581, Feb. 2005 

    상세보기 crossref

  4. D. K. Shaeffer and T. H. Lee, The Design and Implementation of Low-Power CMOS Radio Receivers, Norwell, MA: Kluwer, 1999 

  5. P. Andreani and H. Sjoland, 'Noise optimization of an inductively degenerated CMOS low noise amplifier,' IEEE Trans. Circuits Syst., vol. 48, no. 9, pp. 835？841, Sep. 2001 

  6. Tae-Sung Kim and Byung-Sung Kim, 'Post-Linearization of Cascode CMOS Low Noise Amplifier Using Folded PMOS IMD Sinker,' IEEE MWCL, vol. 16, no. 4, April, 2006 

  7. A. A. Abidi and J. C. Leete, 'De-embedding the noise figure of differential amplifiers', IEEE J. Solid-State Circuits, pp. 882-885, 1999 

저자의 다른 논문 :

LOADING...

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로