[논문]넓은 전압 범위와 개선된 파워-업 특성을 가지는 밴드갭 기준전압 발생기의 스타트-업 회로

성관영; 김종희; 김태호; 카오투안부; 이재형; 임규호; 박무훈; 하판봉; 김영희

doi:10.6109/jkiice.2007.11.8.1544

[국내논문] 넓은 전압 범위와 개선된 파워-업 특성을 가지는 밴드갭 기준전압 발생기의 스타트-업 회로
Start-up circuit with wide supply swing voltage range and modified power-up characteristic for bandgap reference voltage generator. 원문보기

한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences, v.11 no.8, 2007년, pp.1544 - 1551

성관영 (창원대학교 전자공학과) , 김종희 (창원대학교 전자공학과) , 김태호 (창원대학교 전자공학과) , 카오투안부 (창원대학교 전자공학과) , 이재형 (창원대학교 전자공학과) , 임규호 (창원대학교 전자공학과) , 박무훈 (창원대학교 전자공학과) , 하판봉 (창원대학교 전자공학과) , 김영희 (창원대학교 전자공학과)

초록
AI-Helper

본 논문에서는 넓은 동작전압 범위와 저소비 전력 그리고 개선된 파워-업 특성을 가지는 캐스코드 전류 거울형 CMOS 밴드갭 기준전압 발생기의 스타트-업 회로를 제안하였다. 새롭게 제안된 스타트-업 회로는 기존의 스타트-업 회로에 비해 안정적인 파워-업 특성을 가지며 공급전압(VDDA)이 높아지더라도 밴드갭 기준전압 발생기 회로의 동작에 영향을 미치지 않는 것을 모의실험을 통하여 확인하였고 $0.18{\mu}m$ tripple-well CMOS 공정을 이용하여 테스트 칩을 제작하고 측정하였다. 측정 된 기준전압 Vref는 평균값이 738mV이고 $3{\sigma}$는 29.88mV이다.

Abstract ▼ AI-Helper

A start-up circuit of the bandgap reference voltage generator of cascode current mirror type with wide operating voltage range and enhanced power-up characteristics is proposed in the paper. It is confirmed by simulation that the newly proposed start-up circuit does not affect the operation of the bandgap reference voltage generatory even though the supply voltage(VDDA) is higher and has more stable power-up characteristic than the conventional start-up circuit. Test chips are designed and fabricated with $0.18{\mu}m$ tripple well CMOS process and their test has been completed. The mean value of measured the reference voltage(Vref) is 738mV and The three sigma value($3{\sigma}$) is 29.88mV.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 높은 VDDA 전압에서 Vref가 상승하고 건류 소모가 증가하는 문제를 해결하기 위해 그림 3 의 MP3 트랜지스터의 소스-게이트의 전압차이를 VDDA가 아닌 AV의 전압으로 일정 하게 유지 시 켜 주는 회로를 제안하였다. 그리고 스타트-업 문제를 해결하기 위하여 MN₃, MN₄의 소스 전압을 바이폴라 접합트랜지스터 와 저항으로 연결되는 Va, Vb 전압 대신 PMOS 캐스코드 전류 거울의 전류가 흐르는 다이오드 형태로 연결된 NMOS 트랜지스터의 드레인(Drain)-게이트(Gate) 전압어 연결하여 스타트-업 문제를 해결하였다.

제안 방법

제안하였다. 그리고 스타트-업 문제를 해결하기 위하여 MN₃, MN₄의 소스 전압을 바이폴라 접합트랜지스터 와 저항으로 연결되는 Va, Vb 전압 대신 PMOS 캐스코드 전류 거울의 전류가 흐르는 다이오드 형태로 연결된 NMOS 트랜지스터의 드레인(Drain)-게이트(Gate) 전압어 연결하여 스타트-업 문제를 해결하였다. 새롭게 제안 돈 BGR 회로는 0.
제안된 회 로는 VDDA가 증가함에 따라 Vref가 증가하는 문제점을 해결하기 위해 공급전압의 증가와는 상관없이 정상상태에서 스타트-업 회로가 ON되지 않도록 하는 회 로를 추가하여 높은 VDDA에서 도 Vref가 일정하게 유지되도록 하였다. 그리고 제안된 스타트-업 회로는 PMOS 캐스코드 전류 거울의 전류가 흐르는 다이오드형 태의 NMOS 트랜지스터를 추가하여 방전 트랜지스터의 소스 노드에 연결하므로 파워-업 시 방전 트랜지스터를 쉽게 OFF시켜 BGR의 동작에 영향을 미치지 않도록 하여 정상적인 스타트-업 기능을 수행하였다. 0.
그림 7. 기존의 스타트-업 회로와 제안된 스타트-업 회로의 전류 소모 비교.
밴드갭 기준전압 발생기의 동작 전압 범위를 넓히고 또 저소비 전력을 구현하고 기존의 회로 보다 안정적인파워-업 특성을 갖는 스타트-업 회로를 설계하였다. 제안된 회 로는 VDDA가 증가함에 따라 Vref가 증가하는 문제점을 해결하기 위해 공급전압의 증가와는 상관없이 정상상태에서 스타트-업 회로가 ON되지 않도록 하는 회 로를 추가하여 높은 VDDA에서 도 Vref가 일정하게 유지되도록 하였다.
그림 3의 MN₃, MN₄가 파워-업 된 이후에 도 ON되어 있으므로 BGR 회 로의 동작에 영향을 미쳐 정상적인 기준 전압을 공급하지 못한다. 이 문제를 해결하기 위해 그림 6의 새롭게 제안된 스타트-업 회로에서는 Va, Vb에 연결된 MN₆, MN₇의 소스 단을 다이 오드 형 태 의 NMOS 트랜지 스터 인 MN₁₀의 드레인-게이트 노드에 연결하였다.
제안된 회 로는 VDDA가 증가함에 따라 Vref가 증가하는 문제점을 해결하기 위해 공급전압의 증가와는 상관없이 정상상태에서 스타트-업 회로가 ON되지 않도록 하는 회 로를 추가하여 높은 VDDA에서 도 Vref가 일정하게 유지되도록 하였다. 그리고 제안된 스타트-업 회로는 PMOS 캐스코드 전류 거울의 전류가 흐르는 다이오드형 태의 NMOS 트랜지스터를 추가하여 방전 트랜지스터의 소스 노드에 연결하므로 파워-업 시 방전 트랜지스터를 쉽게 OFF시켜 BGR의 동작에 영향을 미치지 않도록 하여 정상적인 스타트-업 기능을 수행하였다.

대상 데이터

VDDA가 증가함에 따라 Vref 가 증가하는 문제점을 해결하기 위해 그림 5에서 보는 바와 같이 MP11.MP12 및 MN₁₁ 트랜지스터를 추가하였다. 이로 인해 MP10 트랜지스터의 게이트 전압은 VSSA가 아닌 VDDA-AV로 되어 결과적으로 그림 5의 MP10의 소스-게이트의 전압차를 공급전압의 증가와는 상관없이 항상 AV로 일정하게 유지하도록 하였다.

성능/효과

그리고 제안된 스타트-업 회로는 PMOS 캐스코드 전류 거울의 전류가 흐르는 다이오드형 태의 NMOS 트랜지스터를 추가하여 방전 트랜지스터의 소스 노드에 연결하므로 파워-업 시 방전 트랜지스터를 쉽게 OFF시켜 BGR의 동작에 영향을 미치지 않도록 하여 정상적인 스타트-업 기능을 수행하였다. 0.18/an Triple-Well 공정을 이용하여 제작된 Vref의 평균 전압은 0.732V, %는 29.88mV이고 전원 전압 민감도는 L94mV/V 로 측정되었다. 제안된 스타트-업 회로를 사용한 BGR 회로는 넓은 동작 전압 범위와 저소비 전력 특성을 가지고 파워-업 특성이 개선되었음을 확인하였다.
그래프이다. 모의실험 결과 제안된 BGR 회로는 1.5V 이하의 공급전압에서 정상동작 하였으며 VDDA에 대한 Vref의 변화율은 0.047niV/V였으며, 온도에 대한 변화율은 27.1ppm/℃ 이다.
MP12 및 MN₁₁ 트랜지스터를 추가하였다. 이로 인해 MP10 트랜지스터의 게이트 전압은 VSSA가 아닌 VDDA-AV로 되어 결과적으로 그림 5의 MP10의 소스-게이트의 전압차를 공급전압의 증가와는 상관없이 항상 AV로 일정하게 유지하도록 하였다. 이렇게 하므로 정상상태에서 MN₆와MN₇의 트랜지스터는 OFF 상태에 있어 기준 전압은 높은 VDDA에서도 일정하게 유지 된다.
88mV이고 전원 전압 민감도는 L94mV/V 로 측정되었다. 제안된 스타트-업 회로를 사용한 BGR 회로는 넓은 동작 전압 범위와 저소비 전력 특성을 가지고 파워-업 특성이 개선되었음을 확인하였다.
5V 이상이 되는 공급전압부터는 동작 전류(operating current)가 증가함을 알 수 있다. 하지만 새 롭게 제안된 스타트-업을 사용한 BGR 회로의 전류 소모의 경우 현저하게 줄어들었음을 확인할 수 있다. 그림 6과 그림 7의 결과를 통해 새롭게 제안된 스타트-업을 사용한BGR 회로의 경우 넓은 동작전압 범위와 저소비 전력의 특성을 갖는 것을 알 수 있다.

참고문헌 (4)

H. Banba et al., 'A CMOS Bandgap Reference Circuit with Sub-l-V Operation', IEEE Journal of Solid-State Circuits, Vol.34, No.5, pp.670-674, May 1999

상세보기
Y. H. Kim et al., 'A CMOS bandgap reference voltage generator with reduced voltage variation and BIT area', Current Applied Physics, Vol.7, issue 1, pp.92-95, Jan. 2007

상세보기
A. Boni., 'Op-Amps and Start-up Circuits for CMOS Bandgap References with Near I-V Supply', IEEE Journal of Solid-State Circuits, Vol.37, No. 10, pp.1339-1343, Oct. 2002

상세보기
A. Staveren et al., 'The Design of Low-Noise Bandgap References', IEEE Transactions on Circuits and Systems-I: Fundamental Theory and Applications, Vol.43, No.4, pp.290-3oo, April 1996

상세보기

저자의 다른 논문 :

LOADING...

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증