$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Fractional-N 방식의 주파수 합성기 설계
A design of fractional-N phase lock loop 원문보기

한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences, v.11 no.8, 2007년, pp.1558 - 1563  

김민아 (부경대학교) ,  최영식 (부경대학교)

초록
AI-Helper 아이콘AI-Helper

논문은 fractional-N 방식의 주파수 합성기(PLL)를 낮은 차수의 ${\Delta}{\Sigma}$변조기로 더욱 높은 성능의 PLL로 설계하기 위하여 대역폭 가변 방식의 PLL과 ${\Delta}{\Sigma}$방식의 fractional-N PLL의 구조를 합성한 새로운 방식의 PLL을 제안한다. Matla으로 대역폭 가변을 이용한 ${\Delta}{\Sigma}$방식의 fractional-N PLL의 시뮬레이션을 수행하여 제안된 구조의 특성을 관찰하였다. 본 논문의 대역폭 가변 PLL은 HSPICE 0.35um CMOS 공정을 이용하여 시뮬레이션 하였고, 그 결과 제안된 PLL은 빠른 록이 가능하고 fractional spur를 20dB 정도 낮출 수 있었다.

Abstract AI-Helper 아이콘AI-Helper

In this paper, phase-locked loop (PLL) of a combinational architecture consisting of an adaptive bandwidth and fractional-N is presented to improve performances and reduce the order of ${\Delta}{\Sigma}$ modulator while maintaining equivalent or better performance with fast locking. The a...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 대역폭 가변 조절기와 △£방식의 fractional-N PLL의 두 구조를 결합하여 새로운 구조의 fractional-N PLL을 설계하였다. 만약 낮은 차수의 변조기 로도 fractional-N PLL이 높은 차수의 △£변조기가 가지는 특성을 가질 수 있다면 △£ 방식의 fractional-N PLL의 설계는 더욱 간단해 질 수 있고 전력 소모 또한 줄일 수 있을 것이다.
본문요약 정보가 도움이 되었나요?

참고문헌 (8)

  1. B. Razavi, 'Challenges in the design of frequency synthesizers for wireless applications,' in Proc. IEEE Custom Integrated Circuits Conf., 1997, pp. 395-402 

  2. T. A. D. Riley, M. A. Copeland, and T. A. Kwasniewski, 'Delta-sigma modulation in fractional - N frequency synthesis,' IEEE j, Solid state Circuits, vol.35, PP. 1453-1460, Oct., 2000 

  3. W, Rhee, B. Song, and A. Ali, 'A 1.1-GHz CMOS fractional-N frequency synthesizer with a 3-bit third-order - modulator,' IEEE J, Solid-State Circuits, vol. 35, pp. 1453-1460, Oct., 2000 

  4. E. Temporiti, G. Albasini, R. Castello, and M. Colombo, 'A 700-KHz bandwidth fractional synthesizerwith spurs compensation and linearization techniques for WCDMA applications,' IEEE J, Solid-State Circuits, vol. 39, pp. 1446-1454, Sept., 2004 

  5. S. Pamarti, L. Jansson, and I. Galton, 'A wideband 2.4-GHz delta-sigma fractional-N PLL with 1-Mb/s in-loop modulation,' IEEE J, Solid-State Circuits, vol. 39, pp. 49-62, Jan., 2004 

  6. S. E. Meninger and M. H. Perrot, 'A fractional-N synthesizer architecture utilizing a mismatch compensated PFD/DAC structure for reduced quantization-induced phase noise,' IEEE Trans. Circuits Syst. II, vol. 50, pp. 839-848, Nov., 2003 

  7. Joonsuk Lee, and Beomsup Kim, 'A low-noise fast locking phase-lockinged loop with adaptive bandwidth con ntrol,' IEEE J, Solid-State Circuits, vol. 35, pp.1137-1145, Aug. 2000 

  8. B. Razavi, RF Microelectronics, Prentice Hall PTR, 1998 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로