최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences, v.11 no.8, 2007년, pp.1558 - 1563
In this paper, phase-locked loop (PLL) of a combinational architecture consisting of an adaptive bandwidth and fractional-N is presented to improve performances and reduce the order of
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
B. Razavi, 'Challenges in the design of frequency synthesizers for wireless applications,' in Proc. IEEE Custom Integrated Circuits Conf., 1997, pp. 395-402
T. A. D. Riley, M. A. Copeland, and T. A. Kwasniewski, 'Delta-sigma modulation in fractional - N frequency synthesis,' IEEE j, Solid state Circuits, vol.35, PP. 1453-1460, Oct., 2000
W, Rhee, B. Song, and A. Ali, 'A 1.1-GHz CMOS fractional-N frequency synthesizer with a 3-bit third-order - modulator,' IEEE J, Solid-State Circuits, vol. 35, pp. 1453-1460, Oct., 2000
E. Temporiti, G. Albasini, R. Castello, and M. Colombo, 'A 700-KHz bandwidth fractional synthesizerwith spurs compensation and linearization techniques for WCDMA applications,' IEEE J, Solid-State Circuits, vol. 39, pp. 1446-1454, Sept., 2004
S. Pamarti, L. Jansson, and I. Galton, 'A wideband 2.4-GHz delta-sigma fractional-N PLL with 1-Mb/s in-loop modulation,' IEEE J, Solid-State Circuits, vol. 39, pp. 49-62, Jan., 2004
S. E. Meninger and M. H. Perrot, 'A fractional-N synthesizer architecture utilizing a mismatch compensated PFD/DAC structure for reduced quantization-induced phase noise,' IEEE Trans. Circuits Syst. II, vol. 50, pp. 839-848, Nov., 2003
Joonsuk Lee, and Beomsup Kim, 'A low-noise fast locking phase-lockinged loop with adaptive bandwidth con ntrol,' IEEE J, Solid-State Circuits, vol. 35, pp.1137-1145, Aug. 2000
B. Razavi, RF Microelectronics, Prentice Hall PTR, 1998
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.