이 논문은 MPEG-2/4 Advanced Audio Coding(AAC), 돌비 AC-3, MPEG-2 Backward Compatible(BC) 등 오디오 압축 알고리즘을 효율적으로 구현할 수 있는 전용의 하드웨어를 가진 DSP 구조를 제안하며 제안된 전용의 하드웨어를 구동하기 위한 DSP 전용 명령어들을 제공한다. 제안된 구조는 효율적인 MDCT/IMDCT(Inverse Modified Discrete Cosine Transform), 허프만 복호 연산을 지원한다. 제안된 하드웨어 구조는 TMS320C62x, ASDSP21060 등 상용 DSP프로세서와 비교하여 매우 우수한 MDCT/IMDCT 연산 성능을 보인다. 또한 제안된 전용 허프만 복호 가속기는 1 사이클에 복호화 및 오퍼랜드 준비를 병렬 수행하여 고속 연산에 적합하다. 제안된 DPU(Data Processing Unit)는 Samsung SEC $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 107,860 게이트를 나타내며 150 MIPS 를 나타낸다.
이 논문은 MPEG-2/4 Advanced Audio Coding(AAC), 돌비 AC-3, MPEG-2 Backward Compatible(BC) 등 오디오 압축 알고리즘을 효율적으로 구현할 수 있는 전용의 하드웨어를 가진 DSP 구조를 제안하며 제안된 전용의 하드웨어를 구동하기 위한 DSP 전용 명령어들을 제공한다. 제안된 구조는 효율적인 MDCT/IMDCT(Inverse Modified Discrete Cosine Transform), 허프만 복호 연산을 지원한다. 제안된 하드웨어 구조는 TMS320C62x, ASDSP21060 등 상용 DSP프로세서와 비교하여 매우 우수한 MDCT/IMDCT 연산 성능을 보인다. 또한 제안된 전용 허프만 복호 가속기는 1 사이클에 복호화 및 오퍼랜드 준비를 병렬 수행하여 고속 연산에 적합하다. 제안된 DPU(Data Processing Unit)는 Samsung SEC $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 107,860 게이트를 나타내며 150 MIPS 를 나타낸다.
This paper presents specialized DSP instructions and their hardware architecture for audio coding algorithms, such as the MPEG-2/4 Advanced Audio Coding(AAC), Dolby AC-3, MPEG-2 Backward Compatible(BC), etc. The proposed architecture is specially designed and optimized for the MDCT/IMDCT(Inverse Mod...
This paper presents specialized DSP instructions and their hardware architecture for audio coding algorithms, such as the MPEG-2/4 Advanced Audio Coding(AAC), Dolby AC-3, MPEG-2 Backward Compatible(BC), etc. The proposed architecture is specially designed and optimized for the MDCT/IMDCT(Inverse Modified Discrete Cosine Transform), and Huffman decoding of the AAC decoding algorithm. Performance comparisons show a significant improvement compared with TMS320C62x and ASDSP21060 for the MDCT/IMDCT computation. In addition, the dedicated Huffman decoding accelerator performs decoding and preparing operand in only one cycle. The proposed DPU(Data Processing Unit) consists of 107,860 gates and achieves 150 MIPS.
This paper presents specialized DSP instructions and their hardware architecture for audio coding algorithms, such as the MPEG-2/4 Advanced Audio Coding(AAC), Dolby AC-3, MPEG-2 Backward Compatible(BC), etc. The proposed architecture is specially designed and optimized for the MDCT/IMDCT(Inverse Modified Discrete Cosine Transform), and Huffman decoding of the AAC decoding algorithm. Performance comparisons show a significant improvement compared with TMS320C62x and ASDSP21060 for the MDCT/IMDCT computation. In addition, the dedicated Huffman decoding accelerator performs decoding and preparing operand in only one cycle. The proposed DPU(Data Processing Unit) consists of 107,860 gates and achieves 150 MIPS.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
하지만 입력 비트스트림의 종류에 따라 허프만 복호를 위해 필요로 하는 연산량의 차이가 심하고, 또한 허프만 복호 과정을 위해 평균적으로 사용되는 연산량도 비교적 높은 편이다. 따라서 본 논문에서는 복호 속도를 가속화하기 위해 그림 3의 허프만 가속기 및 HFMD 명령어를 제안한다. 제안된 HFMD 명령어는 타 명령어 형식과는 다르게 OPCODE의 소스로 누적기를 사용하며 코드 길이 값과 인덱스의 목적지로 일반 레지스터를 사용한다.
본 논문은 MPEG-2/4 AAC 복호 알고리즘을 효율적으로 지원하기 위한 DSP 명령어 및 하드웨어 구조를 제안하였다. 또한 제안된 DPU는 두개의 MAC와 한 개의 ALU, 허프만 복호 가속기로 구성된다.
제안 방법
MPEG-2 AAC 복호화기는 MPEG-2 BC, 돌비 AC-3에 비해 상대적으로 더 많은 연산량을 필요로 흐卜 므로⑷, 본 논문에서는 AAC 복호 연산을 위한 최적화에 중점을 두어 하드웨어 구조를 제안하였다. 제안된 DSP 명령어 및 하드웨어 구조는 효율적인 고속 MDCT/IMDCT 연산, 허프만 복호 연산 등을 제공한다.
또한 제안된 DPU는 두개의 MAC와 한 개의 ALU, 허프만 복호 가속기로 구성된다. 제안하는 DSP는 작은 면적을 가지며 MPEG AAC 복호 시스템에 대하여 VLIW 및 Super Harvard 구조에 비해 상대적으로 우수한 성능을 나타낸다.
본 장에서는 MPEG-2/4 AAC 복호 연산에 적합한 DSP 명령어를 제안한다. 제안된 LDPRE와 LD4 명령어는 IMDCT 연산을 지원하며, IMDCT의 전처리, 후처리 및 역 인터리빙 연산에 효율적으로 적용가능 하다.
식 ⑴은 IMDCT 연산식을 나타낸다. 식 ⑴을 사용하여 IMDCT 연산을 수행할 경우에는 많은 연산량이 필요하므로, 제안된 DSP는 식 (2)에 명시된 것처럼 N/4-포인트 IFFT를 사용하는 Fast IMDCT 알고리즘 皿을 적용하였다.
제안된 DPU 구조는 Verilog HDL 언어를 이용하여 하드웨어로 구현하였고 Synopsys®의 Design Compiler ™를 이용하여 Samsung SEC 0.18伽 표준 셀 라이브러리로 합성하였다. 설계된 DPU는 107, 860 개의 게이트 수를 가지며 최대 동작 주파수는 150 MHz로 측정되었다.
그림 4는 제안하는 DSP 프로세서이다. 제안된 DSP 는 PCU(Program control Unit), AGU , DPU, 허프만가속기, 프로그램 메모리 1개, 데이터 메모리 2개, 그리고 ROM 2개로 구성되어 있다. 제안하는 DSP는 디지털 오디오 신호의 전, 후처리에 적합한 32 비트의 고정소수점 프로세서로 5단계의 파이프라인과 74개의 명령어를 지원하며, 이 중 MDCT4MDCT, 돌비 AC-3 psychoacoustic 모델 허프만 복호기, 역양자화기 등 20 개의 오디오 전용 명령어 집합을 갖는다.
제안된 DSP 명령어 및 하드웨어 구조는 효율적인 고속 MDCT/IMDCT 연산, 허프만 복호 연산 등을 제공한다. 따라서 MPEG-2/4 AAC 의 복호 연산 사이클을 다른 DSP 들에 비해 효율적으로 감소 시킬 수 있다"6】.
제안된 HFDM 명령어는 허프만 복호 연산을 1 사이클에 수행할 뿐 아니라 허프만 복호 이후의 데이터 오퍼랜드 준비를 위해 필요한 쉬프트 연산, XOR, 데이터 이동 등을 함께 수행하는 장점을 가진다. 제안된 HFDM 명령어는 일반적인 연산에서 사용되는 누적기를 거치지 않고 직접적으로 일반 레지스터를 OPOODE의 Destination으로 사용하며 결과값인 허프만인덱스, 코드 길이 값 등을 추가적인 연산 사이클 없이 일반 레지스터로 출력한다.
따라서 본 논문에서는 복호 속도를 가속화하기 위해 그림 3의 허프만 가속기 및 HFMD 명령어를 제안한다. 제안된 HFMD 명령어는 타 명령어 형식과는 다르게 OPCODE의 소스로 누적기를 사용하며 코드 길이 값과 인덱스의 목적지로 일반 레지스터를 사용한다. 그러므로 복호된 허프만 인덱스와 코드 길이는 각각 일반 레지스터로 나누어서 출력되므로 배럴 시프트 연산, XOR, 이동 연산 등으로 인한 추가 사이클이 필요 없이 다음 명령어에서 입력 값으로 바로 적용되어 사용 가능하다.
제안된 DSP 는 PCU(Program control Unit), AGU , DPU, 허프만가속기, 프로그램 메모리 1개, 데이터 메모리 2개, 그리고 ROM 2개로 구성되어 있다. 제안하는 DSP는 디지털 오디오 신호의 전, 후처리에 적합한 32 비트의 고정소수점 프로세서로 5단계의 파이프라인과 74개의 명령어를 지원하며, 이 중 MDCT4MDCT, 돌비 AC-3 psychoacoustic 모델 허프만 복호기, 역양자화기 등 20 개의 오디오 전용 명령어 집합을 갖는다.
대상 데이터
18伽 표준 셀 라이브러리로 합성하였다. 설계된 DPU는 107, 860 개의 게이트 수를 가지며 최대 동작 주파수는 150 MHz로 측정되었다. 그리고 제안한 허프만 복호 가속기는 3, 800 개의 게이트 수를 보였다.
그리고 제안한 허프만 복호 가속기는 3, 800 개의 게이트 수를 보였다. 제안된 DPU 는 그림 6과 같이 Xilinx XC2v6000 iPROVE FPGA 보드를 사용하여 검증하였다.
성능/효과
설계된 DPU는 107, 860 개의 게이트 수를 가지며 최대 동작 주파수는 150 MHz로 측정되었다. 그리고 제안한 허프만 복호 가속기는 3, 800 개의 게이트 수를 보였다. 제안된 DPU 는 그림 6과 같이 Xilinx XC2v6000 iPROVE FPGA 보드를 사용하여 검증하였다.
33 ms을 나타낸다. 따라서 제안하는 구조는 충분히 MPEG-2/4 AAC 복호 요구 시간을 만족함을 알 수 있다
제안하는 DSP는 작은 면적을 가지며 MPEG AAC 복호 시스템에 대하여 VLIW 및 Super Harvard 구조에 비해 상대적으로 우수한 성능을 나타낸다. 제안된 DSP 구조는 오디오 신호처리에 대하여 하드웨어 복잡성을 줄이며, 특정 오디오 알고리즘에 대해 빠른 수행 능력을 나타낸다. 제안된 DSP 는 오디오 신호의 전, 후 처리에 적합하고 오디오 시스템을 위한 임베디드 SoC에도 사용 가능하다.
제안된 DSP 는 효율적인 전용 MPEG-2/4 AAC 복호 명령어를 지원한다. 표 1은 N/4-point IFFT 방법을 적용한 제안하는 DSP 의 IMDCT 연산 사이클을 보여 준다.
IMDCT point가 2048 일 때 위의 수식에 의해 채널당 11, 294 사이클이 필요하다. 제안된 DSP 의 최대 지연시간은 6.68 ns 이므로 최대 동작 주파수는 150 MHZ이며 150 MIPS 의 성능을 나타낸다. 따라서 2048-point IMDCT 연산을 하기 위한 DSP 추정 시간은 채널당 11, 294 cycles x 6.
제안된 DSP가 DSP17' 12~131 보다 우수한 성능보임을 알 수 있다. 제안된 구조가 TMS320C62X邸의 VLIW 구조나 ADSP-21060网의 Super-Harvard 구조에 비해 적은 하드웨어 자원을 사용하는 것을 고려할 때 제안된 구조가 우수한 성능을 보임을 알 수 있다
제안된 명령어는 데이터 이동을 위한 전용의 명령어이며 연산 중에 데이터들의 종속 관계에 방해되지 않는 범위에서 병렬 처리 연산을 지원한다 HFDM 명령어는 제안된 허프만 가속기의 초기화 및 연산 동작을 제어하는 명령어이다. 제안된 HFDM 명령어는 허프만 복호 연산을 1 사이클에 수행할 뿐 아니라 허프만 복호 이후의 데이터 오퍼랜드 준비를 위해 필요한 쉬프트 연산, XOR, 데이터 이동 등을 함께 수행하는 장점을 가진다. 제안된 HFDM 명령어는 일반적인 연산에서 사용되는 누적기를 거치지 않고 직접적으로 일반 레지스터를 OPOODE의 Destination으로 사용하며 결과값인 허프만인덱스, 코드 길이 값 등을 추가적인 연산 사이클 없이 일반 레지스터로 출력한다.
명령어를 제안한다. 제안된 LDPRE와 LD4 명령어는 IMDCT 연산을 지원하며, IMDCT의 전처리, 후처리 및 역 인터리빙 연산에 효율적으로 적용가능 하다. 제안된 명령어는 데이터 이동을 위한 전용의 명령어이며 연산 중에 데이터들의 종속 관계에 방해되지 않는 범위에서 병렬 처리 연산을 지원한다 HFDM 명령어는 제안된 허프만 가속기의 초기화 및 연산 동작을 제어하는 명령어이다.
제안된 DSP가 DSP17' 12~131 보다 우수한 성능보임을 알 수 있다. 제안된 구조가 TMS320C62X邸의 VLIW 구조나 ADSP-21060网의 Super-Harvard 구조에 비해 적은 하드웨어 자원을 사용하는 것을 고려할 때 제안된 구조가 우수한 성능을 보임을 알 수 있다
또한 제안된 DPU는 두개의 MAC와 한 개의 ALU, 허프만 복호 가속기로 구성된다. 제안하는 DSP는 작은 면적을 가지며 MPEG AAC 복호 시스템에 대하여 VLIW 및 Super Harvard 구조에 비해 상대적으로 우수한 성능을 나타낸다. 제안된 DSP 구조는 오디오 신호처리에 대하여 하드웨어 복잡성을 줄이며, 특정 오디오 알고리즘에 대해 빠른 수행 능력을 나타낸다.
참고문헌 (14)
ISO/IEC 13818-7 'Generic Coding of Moving Pictures and Associated Audio (Part 7: Advanced Audio Coding(AAC),' 2nd Edition, Aug., 2003
Hyun O. Oh, 'High Quality Audio Coding,' Available: http://idec.kaist.ac.kr
Keun-Sup Lee, Hyen-O Oh, 'High Quality MPEG Audio Layer III Algorithm for a 16-bit DSP,' in Proc. IEEE Int. Symp. On Circuits and Syst., 2001, pp. 205-208
Kyoung H. Bang, Nam H. Jeong, Joon S. Kim, Young C. Park, Dae H. Youn, 'Design and VLSI Implementation of a Digital Audio- Specific DSP core for MP3/AAC,' IEEE Trans. on Consumer Electronics., vol. 48, Issue 3, pp. 790-795, 2002
Gilbert A. Soulodre, Theodore Grusec, Michel Lavoie, Louis Thibault, 'Subjective Evaluation of State-of-the-Art Two-Channel Audio Codecs,' J. Audio Eng. Soc., vol. 46, Num. 4, pp. 164-177, 1998
S. R. Quackenbush and Y. Togui, 'Revised Report on Complexity of MPEG-2 AAC Tools,' ISO/IEC JTC1/SC29/WG11 N2005, Feb. 1998
3DSP, '3DSP SP-5 Data Brief,' Available: http://www.3dsp.com/pdf/3dsp_sp5.pdf
Jeong H. Lee, Jong H. Moon, Kyung L. Heo, Myung H. Sunwoo, Seung K. Oh, and In H. Kim, 'Implementation of Application-Specific DSP for OFDM Systems,' in Proc. IEEE Int. Symp. On Circuits and Syst., 2004, pp. 665-668
Tsung H. Tsai, Chun N. Liu, Yi W. Wang, 'A pure-ASIC design approach for MPEG-2 AAC audio decoder,' in Proc. IEEE Int. Conf. Information, Comm. And Signal Processing., 2003, pp. 1633-1636
Sukanya Ch., 'Implementation of AC-3 Decoder on TMS320C62x,' Texas Instruments Inc., India, 2001
Dong Y. Huang, Xuesong Gong, Daqing Zhou, Miki T. Hotani S., 'Implementation of the MPEG-4 Advanced Audio Coding Encoder on ADSP-21060 SHARC,' in Proc. IEEE Int. Symp. On Circuits and Syst., 1999, pp. 544-547
※ AI-Helper는 부적절한 답변을 할 수 있습니다.