$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 NoC 기반 SoC의 테스트 시간을 감소시키기 위하여 NoC를 TAM으로 재활용하는 구조를 바탕으로 하는 새로운 형태의 스케줄링 알고리즘을 제안한다. 제안한 방식에서는 기존 연구된 NoC 테스트 플랫폼을 사용하여 스케줄링 문제를 rectangle packing 문제로 변환하고 이를 simulated annealing(SA) 기법을 적용하여 향상된 스케줄링 결과를 유도한다. ITC'02 벤치회로를 이용한 실험 결과 제안한 방법이 기존 방법에 비해 최대 2.8%까지 테스트 시간을 줄일 수 있음을 확인하였다.

Abstract AI-Helper 아이콘AI-Helper

In this paper, we address a novel simulated annealing(SA)-based test scheduling method for testing network-on-chip (NoC)-based systems-on-chip(SoCs), on the assumption that the test platform proposed in [1] is installed. The proposed method efficiently mixed the rectangle packing method with SA and ...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 SA 기법을 응용한 새로운 형태의 NoC 기반 SoC 테스트 스케쥴링 알고리즘을 제안하였다. 제안된 방식에서는 먼저 테스트 스케쥴링 문제를 rectangle packing 문제로 변환하고 이를 SA 알고리즘을 사용하여 해집합의 검색 범위를 확장, 보다 최적화된 스케쥴링 결과를 유도하였다.
  • 이러한 문제를 해결하기 위해 우리는 이전 연구를 통하여 NoC를 네트워크 기반 TAM으로 재활용한 rectangle packing 방식 테스트 스케쥴링 알고리즘을 제안하였다 田. 상기 논문에서는 내장 코어의 테스트를 위한 테스트 벡터 및 응답 입출력 구조, 테스트 패킷의 구성과 라우팅 알고리즘을 개선하여 SoC 테스트 스케쥴링 방법으로 제안되었던 기존의 rectangle packing 알고리즘间을 NoC 기반 SoC 테스트에 접목한 새로운 형태의 스케쥴링 알고리즘을 소개하였다. 그러나 rectangle packing 방식에서는 테스트되는 코어 별로 할당되는 초기 TAM, preferred TAM, 의 폭에 따라 테스트 스케쥴링 효과가 크게 좌우된다.
  • Preferred TAM 폭이란 최대 TAM 폭을 할당하는 경우와 유사한 테스트 효과를 제공하는 사전 계산된 TAM의 폭을 의미한다. 이에 본 논문에서는 이러한 preferred TAM 폭에 의한 스케쥴링 결과의 변화 정도를 줄이고 또한 개선시키기 위하여 새로운 simulated annealing(SA) 기반 rectangle packing 방법을 제안한다. 제안한 방법은 초기 preferred TAM 폭 및 테스트되는 코어들의 순서를 점진적으로 변화시키면서 최적화된 테스트 스케쥴링 결과를 구하는 방식이다.
  • TAM은 SoC 외부의 입출력 핀들을 통하여 내부 코어의 테스트 래퍼와 테스트 데이터를 주고받을 수 있도록 해주는 구조를 의미한다. 테스트 스케쥴링이란 TAM 폭과 파워 등의 주어진 제약 조건 하에서 SoC내의 모든 코어를 테스트하는데 걸리는 시간을 최소화할 수 있는 내장된 코어의 테스트 조합을 찾는 것이다. 그러나 지금까지 연구된 일반적인 SoC 테스트 스케쥴링 알고리즘을 NoC 기반 SoC 테스트에 바로 사용할 수는 없다.

가설 설정

  • 예를 그림 2에서 나타내었다. 그림 2의 경우는 채널 폭인 "인 NoC로 구성된 어떤 SoC가 10개의 코어 g(1WzM10)로 이루어져 있으며 모든 코어의 테스트 속도, 方는 동일하고 NoC의 동작 속도, 公,는 코어의 테스트 속도에 비해 3배 빠르다고 가정하였다. 이 문제에 대한 테스트 스케쥴링은 내장 코어 c, 의 테스트 집합 R” 할당 가능한 TAM 폭과 이에 대한 테스트 시간의 조합으로 구성되는 사각형의 집합, 중에서 하나의 사각형 4를 선택하여 높이가 W인 상자 3개, 久과 分의 속도비, 에 차례대로 높이가 甲를 초과하지 않도록 적재하고 모든 코어를 삽입한 이후 3개의 상자 중 가장 폭이 긴 상자의 길이를 구하는 것이다.
  • B. 전체 상자 중 두 개의 상자를 선택하여 각 상자에서 하나의 사각형을 임의로 고르고 그 두 개의 사각형을 상호 교환한다
  • 결정하였다. 실험 조건은 모든 코어의 테스트 속도는 동일하다는 가정 하에서 NoC의 채널 폭이 32비트와 16비트 2가지 경우에 대하여 진행되었다. 단일 클럭 모드에서의 실험 결과는 표 1에서 나타내었다.
본문요약 정보가 도움이 되었나요?

참고문헌 (10)

  1. J.-H. Ahn and S. Kang, "Test Scheduling of NoC-based SoCs Using Multiple Test Clocks," ETRI Journal, Vol. 28, No. 4, pp. 475-485, Aug. 2006 

  2. L. Benini and G. D. Micheli, "Networks on Chips: A New SoC Paradigm," IEEE Computer, Vol. 35, pp. 70-78, Jan. 2002 

  3. A. Ivanov and G. D. Micheli, "The Network-on-Chip Paradigm in Practice and Research," IEEE Design&Test of Computers, pp. 399-403, Sep.-Oct. 2005 

  4. V. Iyengar, K. Chakrabarty, and E. J. Marinissen, "On Using Rectangle Packing for SOC Wrapper/TAM Co-Optimization," Proc. VTS, pp.253-258, 2002 

  5. B. Vermeulen, J. Dielissen, K. Goossens, and C. Ciordas, "Bringing Communication Networks on a Chip: Test and Verification Implications," IEEE Communications Magazine, Vol. 41, pp. 74-81, Sep. 2003 

  6. P. P. Pande, G. D. Micheli, C. Grecu, A. Ivanov, and R. Saleh, "Design, Synthesis, and Test of Networks on Chips," IEEE Design&Test of Computers, pp. 404-413, Sep.-Oct. 2005. 

  7. E. Cota, L. Carro, F. Wagner, and M. Lubaszewski, "Power-Aware NoC Reuse on the Testing of Core-Based Systems," Proc. ITC, Vol. 1, pp. 612-621, Sep. 2003 

  8. C. Liu, E. Cota, H. Sharif, and D. K. Pradhan, "Test Scheduling for Network-on-Chip with BIST and Precedence Constraints," Proc. ITC, pp. 1369-1378, Oct. 2004 

  9. C. Liu, V. Iyengar, J. Shi, and E. Cota, "Power-Aware Test Scheduling in Network-on-Chip Using Variable-Rate On-Chip Clocking," Proc. VTS, pp. 349-354, May 2005 

  10. W. Zou, S. M. Reddy, I. Pomeranz, and Y. Huang, "SOC Test Scheduling Using Simulated Annealing," Proc. VTS, pp. 325-330, 2003 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로