$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

공핍 모드 N형 나노선 전계효과 트랜지스터의 전류 전도 모델
Current Conduction Model of Depletion-Mode N-type Nanowire Field-Effect Transistors (NWFETS) 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.45 no.4 = no.370, 2008년, pp.49 - 56  

유윤섭 (한경대학교 정보제어공학과, 전자종합기술연구소) ,  김한정 (한경대학교 정보제어공학과, 전자종합기술연구소)

초록
AI-Helper 아이콘AI-Helper

본 논문은 효율적인 회로 시뮬레이션을 위한 긴 채널 공핍 모드 n형 나노선 전계효과트랜지스터(nanowire field-effect transistor: NWFET)의 간단한 해석적 전류 전도 모델을 소개한다. 본 연구에서 사용된 NWFET는 bottom-up 방식으로 제작되었으며 게이트가 채널의 아래에 존재하는 구조를 가진다. 이 모델은 다양한 바이어스 조건에서 동작하는 NWFET의 모든 전류 전도 메카니즘을 포함한다. 새롭게 개발된 NWFET 모델로 계산된 결과는 이전에 발표된 NWFET 실험 데이터와 비교할 때 10% 오차범위 안에서 서로 일치한다.

Abstract ▼ AI-Helper 아이콘AI-Helper

This paper introduces a compact analytical current conduction model of long-channel depletion-mode n-type nanowire field-effect transistors (NWFETs). The NWFET used in this work was fabricated with the bottom-up process and it has a bottom-gate structure. The model includes all current conduction me...

주제어

#Nanowire field-effect transistor(NWFET)   #Depletion-mode   #Current conduction   #Pinch-off   #Surface depletion effects   #Circuit simulation  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문은 효율적인 회로시뮬레이션을 위한 공핍 모드 n형 NWFET의 전류 전도의 해석적 모델을 소개한다. 이 모델은 다양한 바이어스 조건에서 동작하는 NWFET의 모든 전류 전도 메카니즘을 포함한다.
  • 효율적인 회로 시뮬레이션을 위한 긴 채널 전하공핍모드 n형 NWFET의 간단한 해석적 전류 전도 모델을 소개했다. 본 연구에서 사용된 NWFET는 bottom-up 방식으로 제작되었으며 게이트가 채널의 아래에 존재하는 구조를 가졌다, 이 모델은 다양한 바이어스 조건에서 동작하는 NWFET의 모든 전류 전도 메카니즘을 포함했다.

가설 설정

  • 공핍모드 NWFET의 단면도를 나타낸다me」。TL1 이 나노선은 수식화된 해석적 계산을 유도하기 편리하도록 원형이나 육각형 단면보다 사각형 단면으로 가정한다. 나노선은 하나의 n-type 반도체이고 드레인과 소스는 ohmic 접촉을 위한 금속, 게이트는 하나의 금속이다.
본문요약 정보가 도움이 되었나요?

참고문헌 (20)

  1. Y. Li, F. Qian, J. Xiang, and C. M. Lieber, "Nanowire electronic and optoelectronic devices", Materials Today, vol. 9, pp. 18-27, 2006 

  2. A. Star, J.-C. P. Gabriel, K. Bradley, and G. Gruner, "Electronic detection of specific protein binding using nanotube FET devices", Nano Lett., Vol. 3, pp. 459-463, 2003 

    상세보기 crossref

  3. J. Xiang, W. Lu, Y. Hu, Y. Wu, H. Yan, and C. M. Lieber, "Ge/Si nanowire heterostructures as high-performance field-effect transistors", Nature, Vol. 441, pp. 489-493, 2006 

    상세보기 crossref

  4. S. Han, W. Jin, D. Zhang, T. Tang, C. Li, X. Liu, Z. Liu, B. Lei, and C. Zhou, "Photoconduction studies on GaN nanowire transistors under UV and polarized UV illumination", Chem. Phys. Lett., Vol. 389, pp. 176-180, 2004 

    상세보기 crossref

  5. T. Bryllert, L. Wernersson, T. Lowgren and L. Samuelson, "Vertical wrap-gated nanowire transitors", Nanotechnology, Vol. 17, pp. S227-S230, 2006 

    상세보기 crossref

  6. V. Schmidt, H. Riel, S. Senz, S. Karg, W. Riess, U. Gosele, "Realization of a Silicon Nanowire Vertical Surround-Gate Field-Effect Transistor", Small, Vol. 2, pp. 85-88, 2006 

    상세보기 crossref

  7. T. L. Wade, X. Hoffer, A. D. Mohammed, J.-F. Dayen, D. Pribat, and J.-E. Wegrowe, "Nanoporous alumina wire templates for surrounding-gate nanowire transistors", Nanotechnology, Vol. 18, pp. 125201-125204, 2007 

    상세보기 crossref

  8. W. I. Park, J. S. Kim, G.-C. Yi, M. H. Bae and H.-J. Lee, "Fabrication and electrical characteristics of high-performance ZnO nanorod field-effect transistors", Appl. Phys. Lett., Vol. 85, pp. 5052-5054, 2004 

    상세보기 crossref

  9. Y. W. Heo, L. C. Tien, Y. Kwon, D. P. Norton, S. J. Pearton, B. S. Kang, and F. Ren, "Depletion-mode ZnO nanowire field-effect transistor", Appl. Phys. Lett., Vol. 85, pp. 2274-2276, 2004 

    상세보기 crossref

  10. D. Wang, Q. Wang, A. Javey, R. Tu, H. Dai, H. Kim, P. C. Mclntyre, T. Krishnamohan and K. C. Saraswat, "Germanium nanowire field-effect transistors with $SiO_2$ and high- $HfO_2$ gate dielectrics", Appl. Phys. Lett., Vol. 83, pp. 2432-2434, 2003 

    상세보기 crossref

  11. S.-M. Koo, M. D. Edelstein, Q. Li, C. A. Richter, and E. M. Vogel, "Silicon nanowires as enhancement-mode Schottky barrier field-effect transistors", Nanotechnology, Vol. 16, pp. 1482-1485, 2006 

    상세보기 crossref

  12. S. Datta, "Nanoscale device modeling: The Green's function method", Superlattices and Microstructures, Vol. 28, pp. 253, 2000 

    상세보기 crossref

  13. J. Wang, E. Polizzi, and M. Lundstrom, "A three-dimensional quantum simulation of silicon nanowire transistors with the effective-mass approximation", J. Appl. Phys., Vol. 96, pp. 2192-2203, 2004 

    상세보기 crossref

  14. M. Shin, "Quantum simulation of device characteristics of silicon nanowire FETs," IEEE Trans. Nanotechnology, vol. 6, pp. 230-237, 2007 

    상세보기 crossref

  15. C. Y. Yim, D. Y. Jeon, K. H. Kim, G. T. Ki, Y. S. Woo, S. Roth, J. S. Lee, and S. Kim, "Electrical Properties of the ZnO Nanowire Transistor and its Analysis with Equivalent Circuit Model", J. Kor. Phys. Soc., Vol. 48, pp. 1565-1569, 2006 

    상세보기

  16. H.-Y. Cha, H. Wu, M. Chandrashekhar, Y. C. Choi, S. Chae, G. Koley and M. G. Spencer, "Fabrication and characterization of pre-aligned gallium nitride nanowire field-effect transistors", Nanotechnology, Vol. 17, pp. 1264-1271, 2006 

    상세보기 crossref

  17. J.-P. Colinge, "Conduction Mechanism in Thin-Film Accumulation-Mode SOI p-Channel MOSFET's", IEEE Trans. Electron Devices, Vol. 37, pp. 718-723, 1990 

    상세보기 crossref

  18. D. M. Caughey and R. E. Thomas, "Carrier mobilities in silicon empirically related to doping and field", in Proc. IEEE, Vol. 55, pp. 2192-2193, 1967 

    상세보기 crossref

  19. Y. G. Chen, S. Y. Ma, J. B. Kuo, Z. Yu, and R. W. Dutton, "An analytical drain current model considering both electron and lattice temperatures simultaneously for deep submicron ultrathin SOI NMOS devices with self-heating", IEEE Trans. Electron Devices, Vol. 42, pp. 899-906, 1995 

    상세보기 crossref

  20. P. Antognetti, D. D. Caviglia, and E. Profumo, "CAD model for threshold and subthreshold conduction in MNOSFETs", IEEE J. Solid-State Circuits, Vol. SSC-17, pp. 454-458, 1982 

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로