최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.45 no.4 = no.370, 2008년, pp.124 - 130
문동선 (한양대학교 전자전기제어계측공학과) , 신현철 (한양대학교 전자전기제어계측공학과) , 신재필 ((주)삼성전자)
Automatic layout decomposition techniques have been developed for double patterning technology (DPT). As CMOS manufacturing process scales down to 45nm and below, lithography resolution needs to be improved. DPT has been proposed to enhance the limitation of conventional lithography, by decomposing ...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
A. Sezginer B. Yenikaya, "Double Patterning Technology: Process-Window Analysis in a Many-Dimensional Space", Proc of SPIE Vol.6521, 652113, 21 March 2007
ITRS 2007 Roadmap, http://www.itrs.net
P. Berman; A. Kahng; D. Vidhani H. Wang; A. Zelikovsky, "Optimal Phase Conflict Removal for Layout of Dark Field Alternating Phase Shifting Masks", Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, Volume 19, Issue 2, pp. 175-187, Feb. 2000
C. Chiang; A. Kahng Sinha, S.; Xu, X.; Zelikovsky, A. Z., "Fast and Efficient Bright-Field AAPSM Conflict Detection and Correction", Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, Volume 26, Issue 1, pp. 115-126, Jan. 2007
※ AI-Helper는 부적절한 답변을 할 수 있습니다.