본 논문에서는 temperature/voltage에 둔감한 triple-mode CMOS DC-DC Converter를 제안한다. 제안된 triple-mode DC-DC converter는 단일 배터리의 수명에 따른 전압변화(3.3-5.5V)로부터 일정 또는 다양한 출력전압(0.6-2.2V)을 생성한다. 제안된 triple-mode CMOS DC-DC converter는 Pulse Width Modulator(PWM) 모드, Pulse Frequency Modulator(PPM) 모드, 그리고 Low Drop-Out(LDO) 모드, 이렇게 세 가지 모드로 동작한다. 또한, 제안된 회로는 temperature/voltage 변화에 의한 칩의 오동작을 방지하기 위해 temperature/voltage 변화에 둔감한 저 전력 1MHz CMOS ring oscillator를 사용한다. 제안된 triple-mode DC-DC converter는 단일 입력 전원소스(3.3-5.5V)에서 출력 전압(0.6-2.2V)을 생성하며, 출력 전압 ripple은 PWM mode에서 10mv, PFM mode에서 15mV, 그리고 LDO mode에서는 4mV 이하이다. 또한, 제안된 회로의 효율은 PWM mode에서 93% 이상이며, $-25-80^{\circ}C$의 온도변화에도 각 모드에서의 출력 전압 레벨의 오차는 단지 0.8% 이하로 유지한다 제안된 회로의 검증을 위해 CMOS $0.35{\mu}m$ 공정을 이용한 시뮬레이션 및 칩 테스트를 수행하였다.
본 논문에서는 temperature/voltage에 둔감한 triple-mode CMOS DC-DC Converter를 제안한다. 제안된 triple-mode DC-DC converter는 단일 배터리의 수명에 따른 전압변화(3.3-5.5V)로부터 일정 또는 다양한 출력전압(0.6-2.2V)을 생성한다. 제안된 triple-mode CMOS DC-DC converter는 Pulse Width Modulator(PWM) 모드, Pulse Frequency Modulator(PPM) 모드, 그리고 Low Drop-Out(LDO) 모드, 이렇게 세 가지 모드로 동작한다. 또한, 제안된 회로는 temperature/voltage 변화에 의한 칩의 오동작을 방지하기 위해 temperature/voltage 변화에 둔감한 저 전력 1MHz CMOS ring oscillator를 사용한다. 제안된 triple-mode DC-DC converter는 단일 입력 전원소스(3.3-5.5V)에서 출력 전압(0.6-2.2V)을 생성하며, 출력 전압 ripple은 PWM mode에서 10mv, PFM mode에서 15mV, 그리고 LDO mode에서는 4mV 이하이다. 또한, 제안된 회로의 효율은 PWM mode에서 93% 이상이며, $-25-80^{\circ}C$의 온도변화에도 각 모드에서의 출력 전압 레벨의 오차는 단지 0.8% 이하로 유지한다 제안된 회로의 검증을 위해 CMOS $0.35{\mu}m$ 공정을 이용한 시뮬레이션 및 칩 테스트를 수행하였다.
This paper suggests the triple-mode CMOS DC-DC converter that has temperature/voltage variation compensation techniques. The proposed triple-mode CMOS DC-DC converter is used to generate constant or variable voltages of 0.6-2.2V within battery source range of 3.3-5.5V. Also, it supports triple modes...
This paper suggests the triple-mode CMOS DC-DC converter that has temperature/voltage variation compensation techniques. The proposed triple-mode CMOS DC-DC converter is used to generate constant or variable voltages of 0.6-2.2V within battery source range of 3.3-5.5V. Also, it supports triple modes, which include Pulse Width Modulator (PWM) mode, Pulse Frequency Modulator (PFM) mode and Low Drop-Out (LDO) mode. Moreover, it uses 1MHz low-power CMOS ring oscillator that will compensate malfunction of chip in temperature/voltage variation condition. The proposed triple-mode CMOS DC-DC converter, which generates output voltages of 0.6-2.2V with an input voltage sources of 3.3-5.5V, exhibits the maximum output ripple voltage of below 10mV at PWM mode, 15mV at PFM mode and 4mV at LDO mode. And the proposed converter has maximum efficiency of 93% at PWM mode. Even at $-25{\sim}80^{\circ}C$ temperature variations, it has kept the output voltage level within 0.8% at PWM/PFM/LDO modes. For the verification of proposed triple-mode CMOS DC-DC converter, the simulations are carried out with $0.35{\mu}m$ CMOS technology and chip test is carried out.
This paper suggests the triple-mode CMOS DC-DC converter that has temperature/voltage variation compensation techniques. The proposed triple-mode CMOS DC-DC converter is used to generate constant or variable voltages of 0.6-2.2V within battery source range of 3.3-5.5V. Also, it supports triple modes, which include Pulse Width Modulator (PWM) mode, Pulse Frequency Modulator (PFM) mode and Low Drop-Out (LDO) mode. Moreover, it uses 1MHz low-power CMOS ring oscillator that will compensate malfunction of chip in temperature/voltage variation condition. The proposed triple-mode CMOS DC-DC converter, which generates output voltages of 0.6-2.2V with an input voltage sources of 3.3-5.5V, exhibits the maximum output ripple voltage of below 10mV at PWM mode, 15mV at PFM mode and 4mV at LDO mode. And the proposed converter has maximum efficiency of 93% at PWM mode. Even at $-25{\sim}80^{\circ}C$ temperature variations, it has kept the output voltage level within 0.8% at PWM/PFM/LDO modes. For the verification of proposed triple-mode CMOS DC-DC converter, the simulations are carried out with $0.35{\mu}m$ CMOS technology and chip test is carried out.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
그러므로 이러한 모바일단말기에 파워를 공급하는 DC-DC converter는 각 부하 상태에 따라 적절한 모드(PWWFM)로 동작을 해야 한다'또한, DC-DC converter의 performance는 하나의 칩이나 패키지에서 다양한 블록이나 칩들에 파워를 공급해야 하기 때문에 온도나 전원전압 변화에도 둔감하도록 설계해야만 한다. 따라서 본 논문에서는 온도나 전원전압 변화에 대한 보상 기술을 가지는 triple -mode CMOS DC~DC converter를 제안한다. 제안된 DC-DC converter는 Pulse Width Modulator (PWM), Pulse Frequency Modulator(PFM) 그리고 Low Drop -Out (LDO) mode를 지원한다.
본 논문에서는 temperature/supply voltage에 둔감하며, 고효율로 동작하는 triple-mode CMOS DC-DC convertei를 제안한다. 제안된 DC-DC converter는 PWM/2FM mode에서, 단일 배터리 전원소스의 수명에 따른 변화(3.
이는 DC-DC converter의 출력 전압 레벨이 원하지 않는 레벨로 동작할 수 있다는 것을 의미하며, 전체 財-DC converter의 성능을 떨어뜨리는 결과가 된다. 이러한 문제점을 최소화하기 위해 본 논문은 1毗 low-power CMOS ring oscillator^ 제안한다. 제안하는 ring oscillator는 DCTDC converter의 효율을 크게 떨어지지 않게 하기 위해 저 전력으로 동작하도록 설계 하였다.
제안 방법
8V의 출력전압을 생성할 수 있다. 또한, 내부 선형 전압 regulator를 통해 배터리로부터 들어오는 전원 라인의 노이즈에도 DC-DC converter 내부 회로들의 오동작을 방지하도록 설계하였다. 또한, 온도 변화에 의한 DC-DC converter의 출력전압 레벨의 오차를 줄이기 위해 온도/전원전압 변화에 둔감한 새로운 1艇 low power CMOS ring oscillator> 제안하였다.
또한, 내부 선형 전압 regulator를 통해 배터리로부터 들어오는 전원 라인의 노이즈에도 DC-DC converter 내부 회로들의 오동작을 방지하도록 설계하였다. 또한, 온도 변화에 의한 DC-DC converter의 출력전압 레벨의 오차를 줄이기 위해 온도/전원전압 변화에 둔감한 새로운 1艇 low power CMOS ring oscillator> 제안하였다. 제안된 triple-mode CMOS DC-DC converter의 PWM mode 에서의 효율은 10mA-800mA의 load current regulation에서 63-93%이며, PFM mode에서의 효율은 1mA-300mA의 load current regulatiori 에서 70-88% 임을 그림 9.
2V)을 생성한다. 또한, 제안된 회로는 온도나 전원전압 변화 때문에 칩의 오동작을 보상해주기 위해 1MHz low-power CMOS ring oscillatoi와 Band-Gap Referenced 사용하였다. 이 s사leme의 자세한 내용은 II, HI장에서 다룬다.
제안된 triple-mode DC-DC converter는 내부 선형전압 regulator, PWM/PFM/LDO mode들, 그리고 파워 train을 위한 cascode bridge 타입의 dHver로 구성된다. 내부 선형 전압 regulator는 파워 train(MP0, MP1, MN0, 그리고 MM)을 제외한 모든 내부 회로 블록에 단일 배터리의 수명에 따른 전압(3.
제안된 triple-mode DC-DC converter는 단일 입력 전원 소스의 수명에 따른 변화(3.3-5.5V)에도 일정 또는 다양한 출력 전압(0.6-2.2V)을 생성한다. 또한, 제안된 회로는 온도나 전원전압 변화 때문에 칩의 오동작을 보상해주기 위해 1MHz low-power CMOS ring oscillatoi와 Band-Gap Referenced 사용하였다.
PWM generates■에서 생성된 pulse파는 파워 train의 transistors (MP0, MN0)를 공급 전압의 목표 전압 레벨을 결정하는 제어 신호 Vcon과 일치하도록 구동한다. 제안된 triple-mode DC-DC converter의 PWM mode는 단일 배터리의 수명에 따른 전원전압 변화 (33-5.5V)에서도 6-bit DAC에서 공급되는 제어 신호 Vcon에 따라 안정된 출력 전압(0.6-2.2V)을 생성한다. 또한, 93%의 최대 효율을 가지며, 출력전압 ripple은 단지 10mV 이하를 유지한다.
는 제안된 ring oscillator0, ] 사용된 지연셀의 schematic을 보여준다. 제안된 지연셀은 전원전압의 외부 또는 라인 노이즈에 의한 변화에도 신호의 딜레이를 감소시키고, clock의 duty ratio distortion을 최소화 할 수 있는 장점을 가진다⑸.
위한 중요한 해결책중의 하나이다. 제안된 회로는 035伽 CMOS Process 변수를 이용한 Hspice simulatiorr을 통해 검증하였다.
이러한 문제점을 최소화하기 위해 본 논문은 1毗 low-power CMOS ring oscillator^ 제안한다. 제안하는 ring oscillator는 DCTDC converter의 효율을 크게 떨어지지 않게 하기 위해 저 전력으로 동작하도록 설계 하였다. 제안된 1MHz low-power CMOS ring oscillator는 그림 3 (a).
ramp 신호의 기울기 와 주기는 Process- Voltage-Temperature(PVT) 변화에도 항상 일정하게 유지되어야 한다. 하지만 기존의 ramp generator는 ramp 신호의 기울기 성능 개선에 주력하였다⑹ 본 논문에서는 ramp 신호의 주기 개선에 주안점을 두었다. Ramp 신호의 주기는 clock generator(ring oscillator)의 주파수에 의하여 결정된다.
대상 데이터
Phase margine(PM)의 경우 21。에서 31°로 역시 약 50% 이상의 개선효과를 보인다. 사용된 Rzero는 3400이며, G은 lpF이다.
데이터처리
표 1. 제안된 triple-mode CMOS DC-DC 0iverter의성능 비교.
성능/효과
출력전압 차가 작을 경우에 최대 효율을 가진다. 따라서, 본 논문에서 제안하고 있는 triple-mode CMOS DC-DC covnertei는 각각의 응용에 따라 고효율을 보장할 뿐만 아니라 높은 regulation을 제공한다, 게다가, 제안된 DC-DC converter는 내부 선형 전압 regulator 를 통해 파워를 공급받는다. 그러므로 단일 배터리의 수명에 따른 전압 변화(3.
표 1은 제안된 triple-mode CMOS DC-DC converter의 성능 비교표이다. 본 논문의 DC-DC converter■는 triple-mode(PWM/PFM/LDO mode)로 구성하여 각각의 응용(load current) 에 따라 고효율을 보장할 뿐만 아니라 높은 regulation(최대 800mAJ을 제공함을 알 수 있다.
따라서 그림 5. 에서보는 것처럼 본 논문에서 제안된 ring oscillator의 사용은 ramp generator 의 성능을 개선시킴과 동시에 DC~DC converter의 성능 개선에도 큰 역할을 한다는 것을 알 수 있다.
1—50mA 의 current regulation이 발생하여도 출력 전압 VOUT 의 전압레벨은 역시 변하지 않는 것을 알 수 있다. 위의 세 실험결과에 의해 본 논문에서 제안하는 triple-mode CMOS DC-DC converted VREF cha理ing 에 빠른 응답 속도를 가지며, load current regulation에서도 항상 안정된 전원전압을 공급할 수 있다는 것을 알 수 있다. 그림 &은 각 mode(PWM/PFMZLDO) changing에의 한 triple-mode CMOS DC-DC converter 의 transient 응답을 실험한 결과이다.
제안한다. 제안된 DC-DC converter는 PWM/2FM mode에서, 단일 배터리 전원소스의 수명에 따른 변화(3.3-5.5V)의 직접 입력으로부터 Q6-2.2V의 안정된 출력전압을 생성할 수 있다. LDO mode는 PWM/PFM mode오) 동일한 배터리 전원소스로부터 0.
또한, 온도 변화에 의한 DC-DC converter의 출력전압 레벨의 오차를 줄이기 위해 온도/전원전압 변화에 둔감한 새로운 1艇 low power CMOS ring oscillator> 제안하였다. 제안된 triple-mode CMOS DC-DC converter의 PWM mode 에서의 효율은 10mA-800mA의 load current regulation에서 63-93%이며, PFM mode에서의 효율은 1mA-300mA의 load current regulatiori 에서 70-88% 임을 그림 9.의 실험 결과를 통해 보였다. 또한, LDO mode에서의 효율은 100丿zATO(加A의 load current regulation에서 85% 이상을 유지한다.
는 Rzero에 의한 주파수 보상에 대한 시뮬레이션 결과를 보여준다. 주파수 보상이 없는 경우 LD0의 gain band width(GBW)는 540kHz이며, 제안된 회로의 LDO의 경우 780曲로 약 50% 이상의 개선효과를 보여주는 것을 알 수 있다. Phase margine(PM)의 경우 21。에서 31°로 역시 약 50% 이상의 개선효과를 보인다.
참고문헌 (6)
Xiao. J, Peterchev. A, Zhang. J, Sanders. S, "An ultra-low-power digitally-controlled buck converter IC for cellular phone", Applied Power Electronics Conference and Exposition, pp383-391, 2004
Sahu. B, Ricon-Mora. G. A, "A high-efficiency, dual-mode, dynamic, buck-boost power supply IC for portable applications", VLSI Design 18th International Conference, pp858-861, Jan 2005
Qiang Biasn, Zushu Yan, Yuanfu Zhao, Suge Yue, "Analysis and design of voltage controlled current source for LDO frequency compensation", Electron Devices and Solid-State Circuits, 2005 IEEE Conference on, pp363-366, Dec. 2005
Ka Nang Leung, Mok. P.K.T, "A capacitor-free CMOS low-dropout regulator with damping- factor-control frequency compensation", IEEE Journal of Solid-State Circuits, pp1691-1702, Oct. 2003
J. H. Lim, J. C. Ha, W. Y. JUNG, Y. J. KIM, J. K. Wee, "A novel high-speed and low-voltage CMOS level-up/down Shifter design for multiple-power and multiple-clock domain", IEICE, Trans. pp644-648, March 2007
Azais. F, Bernard. S, Bertrand. Y, Michel. X, Renovell. M, "A low-cost adaptive ramp generator for analog BIST applications", VLSI Test Symposium, pp266-271, 2001
※ AI-Helper는 부적절한 답변을 할 수 있습니다.