$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

고면저항 에미터 결정질 실리콘 태양전지의 전면전극 접촉저항 분석
Contact Resistance Analysis of High-Sheet-Resistance-Emitter Silicon Solar Cells 원문보기

신재생에너지 = New & Renewable Energy, v.4 no.2, 2008년, pp.74 - 80  

안준용 (LG 전자 Solar Cell 사업팀 R&D 그룹) ,  정주화 (LG 전자 Solar Cell 사업팀 R&D 그룹) ,  도영구 (LG 전자 Solar Cell 사업팀 R&D 그룹) ,  김민서 (LG 화학) ,  정지원 (LG 전자 Solar Cell 사업팀 R&D 그룹)

Abstract AI-Helper 아이콘AI-Helper

To improve the blue responses of screen-printed single crystalline silicon solar cells, we investigated an emitter etch-back technique to obtain high emitter sheet resistances, where the defective dead layer on the emitter surface was etched and became thinner as the etch-back time increased, result...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 연구에서는 고면저항 에미터 형성을 위한 습식 etch-back 공정의 최적화를 통해 일반적인 양산 제조공정인 screen-printing법을 기반으로 제작되는 단결정 실리콘(c-Si) 태양전지의 단파장 수집 효율 향상 및 이를 통한 효율 향상을 시도하였으며 제작된 태양전지의 특성 분석을 통해 고면저항에미터의 FF 손실 원인, 특히 식각되는 dead layer 두께에 따른 접촉저항 증가 현상을 규명하고자 하였다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
고면저항 에미터 적용은 무엇을 유발하는가? 고면저항 에미터 적용은 기생 직렬저항 증가에 따른 FF 감소를 유발한다. 이는 에미터 Rs 증가로 표면을 따라 흐르는 광전류로 인해 발생하는 측면 기생 직렬저항 성분(Rs lateral) 및 전면 전극과의 접촉저항(Rc) 성분이 증가하기 때문이다.
Etch-back 중 식각되는 에미터 표면 두께는 어느 정도인가? Etch-back 중 식각되는 에미터 표면 두께는 수십 nm 수준의 매우 얇은 두께로 SDE 후 수 μm 수준의 요철을 보이는 웨이퍼 표면에서 직접 측정해내는 것은 매우 어렵다. 본 연구에서는 etch-back 후 증가하는 Rs를 통해 식각된 두께를 간접적으로 추출하였다.
에미터 에치백의 장점은 무엇인가? 한편 상기와 같은 고면저항 에미터 형성을 위해 시도될 수 있는 대안적인 기술로 에미터 에치백 (emitter etch-back)이 있으며, 이 기술은 양산 기준인 ~ 50 Ω/□ 에미터의 표면 dead layer만을 식각하여 고면저항 에미터를 형성하는 매우 단순한 공정 기술이다.(3) 이미 최적화된 에미터 및 후속 공정, 전면 전극 설계를 그대로 이용할 수 있어 양산 공정 적용이 용이한 장점이 있다.
질의응답 정보가 도움이 되었나요?

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로