최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기신재생에너지 = New & Renewable Energy, v.4 no.2, 2008년, pp.74 - 80
안준용 (LG 전자 Solar Cell 사업팀 R&D 그룹) , 정주화 (LG 전자 Solar Cell 사업팀 R&D 그룹) , 도영구 (LG 전자 Solar Cell 사업팀 R&D 그룹) , 김민서 (LG 화학) , 정지원 (LG 전자 Solar Cell 사업팀 R&D 그룹)
To improve the blue responses of screen-printed single crystalline silicon solar cells, we investigated an emitter etch-back technique to obtain high emitter sheet resistances, where the defective dead layer on the emitter surface was etched and became thinner as the etch-back time increased, result...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
고면저항 에미터 적용은 무엇을 유발하는가? | 고면저항 에미터 적용은 기생 직렬저항 증가에 따른 FF 감소를 유발한다. 이는 에미터 Rs 증가로 표면을 따라 흐르는 광전류로 인해 발생하는 측면 기생 직렬저항 성분(Rs lateral) 및 전면 전극과의 접촉저항(Rc) 성분이 증가하기 때문이다. | |
Etch-back 중 식각되는 에미터 표면 두께는 어느 정도인가? | Etch-back 중 식각되는 에미터 표면 두께는 수십 nm 수준의 매우 얇은 두께로 SDE 후 수 μm 수준의 요철을 보이는 웨이퍼 표면에서 직접 측정해내는 것은 매우 어렵다. 본 연구에서는 etch-back 후 증가하는 Rs를 통해 식각된 두께를 간접적으로 추출하였다. | |
에미터 에치백의 장점은 무엇인가? | 한편 상기와 같은 고면저항 에미터 형성을 위해 시도될 수 있는 대안적인 기술로 에미터 에치백 (emitter etch-back)이 있으며, 이 기술은 양산 기준인 ~ 50 Ω/□ 에미터의 표면 dead layer만을 식각하여 고면저항 에미터를 형성하는 매우 단순한 공정 기술이다.(3) 이미 최적화된 에미터 및 후속 공정, 전면 전극 설계를 그대로 이용할 수 있어 양산 공정 적용이 용이한 장점이 있다. |
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.