중수소 처리된 3 nm 두께의 게이트 산화막을 갖는 MOSFET를 제조하여 정전압 스트레스 동안의 게이트 산화막의 열화를 조사하였다. 중수소 처리는 열처리와 이온 주입법을 사용하여 각각 이루어졌다. 열처리 공정을 통해서는 게이트 산화막내 중수소의 농도를 조절하기가 힘들었다. 게이트 산화막내에 존재하는 과잉 중수소 결합은 열화를 가속시키기 때문에, 열처리 공정을 행한 소자에서 신뢰성이 표준공정에 의한 소자에 비해 저하되고 있음을 확인하였다. 그러나 중수소 이온 주입 방법을 통해서는 소자의 신뢰성이 개선됨을 확인하였다. 스트레스에 의한 게이트 누설 전류 변화 및 구동 특성 변화는 게이트 산화막내의 중수소 농도와 관련이 있으며, 이러한 특성은 적절한 공정 조건을 갖는 이온 주입법을 통해 개선할 수 있었다. 특히, 큰 스트레스 전압의 PMOSFET에서 중수소의 효과가 뚜렷하게 나타났으며, 이는 "hot" 정공과 중수소의 반응과 관련이 있는 것으로 판단된다.
중수소 처리된 3 nm 두께의 게이트 산화막을 갖는 MOSFET를 제조하여 정전압 스트레스 동안의 게이트 산화막의 열화를 조사하였다. 중수소 처리는 열처리와 이온 주입법을 사용하여 각각 이루어졌다. 열처리 공정을 통해서는 게이트 산화막내 중수소의 농도를 조절하기가 힘들었다. 게이트 산화막내에 존재하는 과잉 중수소 결합은 열화를 가속시키기 때문에, 열처리 공정을 행한 소자에서 신뢰성이 표준공정에 의한 소자에 비해 저하되고 있음을 확인하였다. 그러나 중수소 이온 주입 방법을 통해서는 소자의 신뢰성이 개선됨을 확인하였다. 스트레스에 의한 게이트 누설 전류 변화 및 구동 특성 변화는 게이트 산화막내의 중수소 농도와 관련이 있으며, 이러한 특성은 적절한 공정 조건을 갖는 이온 주입법을 통해 개선할 수 있었다. 특히, 큰 스트레스 전압의 PMOSFET에서 중수소의 효과가 뚜렷하게 나타났으며, 이는 "hot" 정공과 중수소의 반응과 관련이 있는 것으로 판단된다.
Experiment results are presented for gate oxide degradation under the constant voltage stress conditions using MOSFETs with 3-nm-thick gate oxides that are treated by deuterium gas. Two kinds of methods, annealing and implantation, are suggested for the effective deuterium incorporation. Annealing p...
Experiment results are presented for gate oxide degradation under the constant voltage stress conditions using MOSFETs with 3-nm-thick gate oxides that are treated by deuterium gas. Two kinds of methods, annealing and implantation, are suggested for the effective deuterium incorporation. Annealing process was rather difficult to control the concentration of deuterium. Because the excess deuterium in gate oxide could be a precursor for the wear-out of gate oxide film, we found annealing process did not show improved characteristics in device reliability, compared to conventional process. However, deuterium implantation at the back-end process was effective method for the deuterated gate oxide. Device parameter variations as well as the gate leakage current depend on the deuterium concentration and are improved by low-energy deuterium implantation, compared to those of conventional process. Especially, we found that PMOSFET experienced the high voltage stress shows a giant isotope effect. This is likely because the reaction between "hot" hole and deuterium is involved in the generation of oxide trap.
Experiment results are presented for gate oxide degradation under the constant voltage stress conditions using MOSFETs with 3-nm-thick gate oxides that are treated by deuterium gas. Two kinds of methods, annealing and implantation, are suggested for the effective deuterium incorporation. Annealing process was rather difficult to control the concentration of deuterium. Because the excess deuterium in gate oxide could be a precursor for the wear-out of gate oxide film, we found annealing process did not show improved characteristics in device reliability, compared to conventional process. However, deuterium implantation at the back-end process was effective method for the deuterated gate oxide. Device parameter variations as well as the gate leakage current depend on the deuterium concentration and are improved by low-energy deuterium implantation, compared to those of conventional process. Especially, we found that PMOSFET experienced the high voltage stress shows a giant isotope effect. This is likely because the reaction between "hot" hole and deuterium is involved in the generation of oxide trap.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
MOSFET를 구성하는 게이트 산화막의 절연 특성의 열화를 억제시키기 위해 게이트 산화막내에 중수소를포함시키는 연구를 행하였다. 기존의 CMOS 표준공정을 사용하면서 중수소 공정을 간단하게 추가시키기 위해 소자 제조의 최종 단계에서 중수소 처리 공정을 행하였다.
중수소 주입법을 찾고자 하였다. 기존의 표준 공정을 사용하면서 간편하게 중수소를 게이트 산화막에 주입하여, MOSFET의 신뢰성을 개선시키고자 실험을 행하였다. 게이트 산화막에 중수소를 주입하기 위해 두 가지 방법이 사용되었다.
본 논문에서는 CMOS 공정에 효과적으로 적용할 수 있는 중수소 주입법을 찾고자 하였다. 기존의 표준 공정을 사용하면서 간편하게 중수소를 게이트 산화막에 주입하여, MOSFET의 신뢰성을 개선시키고자 실험을 행하였다.
주입된 각 이온의 양은 lxiOlo~lxiO14/cm2 범위를 갖으며, 이온 농도를 게이트위에 위치한 다결정 실리콘에서 최고값이 나타나도록 주입 에너지를 정하였다. 이온 주입으로 인해 발생할 수 있는 결함이 게이트 산화막내에 존재하는 것을 피하고자 하였다. 이온 주입 후 질소 분위기에서 열처리를 최종적으로 행하였다.
제안 방법
고압 열처리 공정과 비교하기 위해 각 이온들의 저에너지 주입(implanta tion) 을 행하였다. MOSFET 소자의 금속 배선이 완료된 후 소자의 윗면에서 이온 주입을 행하였다. 주입된 각 이온의 양은 lxiOlo~lxiO14/cm2 범위를 갖으며, 이온 농도를 게이트위에 위치한 다결정 실리콘에서 최고값이 나타나도록 주입 에너지를 정하였다.
중수소 열처리공정에서는 공정 압력을 조절하여 게이트 산화막내에 주입되는 중수소 양을 변화시켰으며, 중수소 이온 주입법에서는 이온 주입량 및 주입에너지를 조절하여 게이트 산화막 내 중수소 양을 변화시켰다. 각각의 공정에서 제조된 소자를 정전압 스트레스(constant voltage stress)를 통해 열화 특성을 조사하였으며, 이를 수소 주입 공정 및 일반적인 표준 공정으로 제조된 소자와 비교 분석하였다. 실험에 사용된 모든 소자는 중수소 및 수소 주입 공정을 제외하고는 동일한 표준 CMOS 공정에서 제조되었다.
중수소 및 수소의 후속 열처리는 소자 제조의 최종단계 (metallization)에서 45 0°C 의 온도로 30분 동안 이루어졌으며, 이때 분위 기압은 1-5 기압 범위를 선택하였다. 고압 열처리 공정과 비교하기 위해 각 이온들의 저에너지 주입(implanta tion) 을 행하였다. MOSFET 소자의 금속 배선이 완료된 후 소자의 윗면에서 이온 주입을 행하였다.
연구를 행하였다. 기존의 CMOS 표준공정을 사용하면서 중수소 공정을 간단하게 추가시키기 위해 소자 제조의 최종 단계에서 중수소 처리 공정을 행하였다. 후속 중수소 공정으로 고압 열처리 공정과 저에너지 이온 주입공정을 각각 사용하여 소자를 제조한 후 소자의 전기적 특성 변화를 상호 비교하고 분석하였다.
스트레스는 상온 및 100 °C의 분위기 온도에서 게이트 전극에 일정 전압을 인가하여 이루어졌으며, 소자의 열화 정도는 구동 전류(Ids)의 백분율 변화 및 문턱전압 (Vth)의 변화로써 관찰하였다. 또한 게이트 전극에 일정한 큰 전압을 인가한 후 게이트 산화막에서 나타나는 누설전류의 크기도 조사하였다.
제조된 소자들의 신뢰성 평가는 정전압 스트레스 (constant voltage stress : CVS)를 통해 이루어졌다. 스트레스는 상온 및 100 °C의 분위기 온도에서 게이트 전극에 일정 전압을 인가하여 이루어졌으며, 소자의 열화 정도는 구동 전류(Ids)의 백분율 변화 및 문턱전압 (Vth)의 변화로써 관찰하였다. 또한 게이트 전극에 일정한 큰 전압을 인가한 후 게이트 산화막에서 나타나는 누설전류의 크기도 조사하였다.
변화를 나타낸다. 이러한 변화를 표준 공정에 의해 제조된 소자와 비교하였다. 정전압 스트레스는 상온 및 100 °C 에서 Vg=-3.
이온 주입으로 인해 발생할 수 있는 결함이 게이트 산화막내에 존재하는 것을 피하고자 하였다. 이온 주입 후 질소 분위기에서 열처리를 최종적으로 행하였다. 그림 1은 중수소 이온 주입 조건을 위해 실시한 컴퓨터 시뮬레이션 결과와 실제 소자의 단면을 나타낸다.
MOSFET가 존재하는 실리콘 표면위에 약 600 nm 두께의 실리콘 산화막이 존재한다. 제조된 소자들의 신뢰성 평가는 정전압 스트레스 (constant voltage stress : CVS)를 통해 이루어졌다. 스트레스는 상온 및 100 °C의 분위기 온도에서 게이트 전극에 일정 전압을 인가하여 이루어졌으며, 소자의 열화 정도는 구동 전류(Ids)의 백분율 변화 및 문턱전압 (Vth)의 변화로써 관찰하였다.
MOSFET 소자의 금속 배선이 완료된 후 소자의 윗면에서 이온 주입을 행하였다. 주입된 각 이온의 양은 lxiOlo~lxiO14/cm2 범위를 갖으며, 이온 농도를 게이트위에 위치한 다결정 실리콘에서 최고값이 나타나도록 주입 에너지를 정하였다. 이온 주입으로 인해 발생할 수 있는 결함이 게이트 산화막내에 존재하는 것을 피하고자 하였다.
기존의 CMOS 표준공정을 사용하면서 중수소 공정을 간단하게 추가시키기 위해 소자 제조의 최종 단계에서 중수소 처리 공정을 행하였다. 후속 중수소 공정으로 고압 열처리 공정과 저에너지 이온 주입공정을 각각 사용하여 소자를 제조한 후 소자의 전기적 특성 변화를 상호 비교하고 분석하였다. 열처리 공정으로는 중수소 농도 조절이 매우 힘들며, 게이트 산화막내에 과잉으로 존재하는 중수소 결합은 잠재되어 있는 결함(latent defect)으로 존재할 가능성이 높았다.
대상 데이터
CMOS 공정을 사용하여 게이트 산화막의 물리적 두께가 약 3 nm 이고 채널 길이가 최소 0.15 例인 MOSFET 소자를 제조하였다. 게이트 산화막은 H2-O2 분위기에서 성장시킨 후, NO 열처리를 통해 제조되었다.
15 例인 MOSFET 소자를 제조하였다. 게이트 산화막은 H2-O2 분위기에서 성장시킨 후, NO 열처리를 통해 제조되었다. 게이트 전극 물질로는 고농도 도핑된 250 皿 두께의 다결정 실리콘을 사용하였다.
게이트 산화막은 H2-O2 분위기에서 성장시킨 후, NO 열처리를 통해 제조되었다. 게이트 전극 물질로는 고농도 도핑된 250 皿 두께의 다결정 실리콘을 사용하였다. 각 소자의 소오스/드레인 영역에는 “halo” 이온 주입을 행하여 각 접합을 안정화시켰다.
소자는 PMOSFET을 선택하였으며, 스트레스는 상온의3.5V에서 이루어졌다. 중수소와 수소를 각각 주입한 소자 사이에서 뚜렷한 누설전류 차이가 나타났다.
각각의 공정에서 제조된 소자를 정전압 스트레스(constant voltage stress)를 통해 열화 특성을 조사하였으며, 이를 수소 주입 공정 및 일반적인 표준 공정으로 제조된 소자와 비교 분석하였다. 실험에 사용된 모든 소자는 중수소 및 수소 주입 공정을 제외하고는 동일한 표준 CMOS 공정에서 제조되었다.
이론/모형
열처리 공정으로는 중수소 농도 조절이 매우 힘들며, 게이트 산화막내에 과잉으로 존재하는 중수소 결합은 잠재되어 있는 결함(latent defect)으로 존재할 가능성이 높았다. 중수소 이온 주입법은 이온 주입에 의한 주변 물질의 손상을 최소화하기 위해 저에너지(45keV) 에서 행하였다. 주입 양에 따라 소자의 열화 특성은 변화하였으며, 이러한 대부분의 열화 특성이 표준공정에 의해 제조된 소자에 비해 다소 개선됨을 알 수 있었다.
성능/효과
중수소는 수소의 동위원소이며, 그 질량은 수소의 2 배이다. Scanning Tunneling Microscope로 실리콘 표면을 분석한 결과, 실리콘과의 결합을 파괴하기 위한 해리 에너지가 중수소(玦)의 경우가 수소(压) 보다 매우 높다는 것이 밝혀졌다. 즉, Si~H 결합보다 Si-D 결합을 파괴할 때 많은 에너지가 필요하기 때문에 Si-SiO2의 계면 트랩 준위를 낮추는데 수소 대신 중수소를 응용할 수 있다.
또한 게이트 절연막에 과잉으로 존재하는 중수소 결합은 잠재되어 있는 결함으로 존재하고 있어 표준공정에 의해 제조된 소자보다 그 신뢰성이 더욱 떨어졌다. 그러므로 열처리 방법으로 중수소를 주입하기 위해서는 더욱 효과적인 방법이 필요할 것으로 판단된다.
그러므로 열처리 방법으로 중수소를 주입하기 위해서는 더욱 효과적인 방법이 필요할 것으로 판단된다. 반면에 본 연구에서 제안한 중수소 이온 주입 방법으로는 공정을 간단하게 수행할 수 있을 뿐더러 중수소의 주입 양도 조절이 쉽게 가능하였다. 게이트 산화막의 위쪽 부근까지가 이온주입거리(projected ran增e)가 되므로 게이트 산화막에 이온 주입에 따른 손상은 발생하지 않은 듯하다.
본 연구에서는 NMOSFET 보다 PMOSFET에서 이온 주입에 의한 중수소 효과가 두드러지게 나타났다. 특히, 정전압 스트레스 (Vg<0) 동안 중수소 주입된 PMOSFET는 열화가 매우 억제됨을 보였다.
약 1000초 동안의 스트레스 동안 중수소 처리된 소자의 게이트 누설 전류가 억제되고 있음을 나타내고 있다. 게이트 누설 전류의 증가는 게이트 산화막내의 결함의 생성과 직접적인 관계가 있으므로 중수소 처리된 게이트 산화막에서 결함 생성이 효과적으로 억제되었음을 의미한다.
후속 중수소 공정으로 고압 열처리 공정과 저에너지 이온 주입공정을 각각 사용하여 소자를 제조한 후 소자의 전기적 특성 변화를 상호 비교하고 분석하였다. 열처리 공정으로는 중수소 농도 조절이 매우 힘들며, 게이트 산화막내에 과잉으로 존재하는 중수소 결합은 잠재되어 있는 결함(latent defect)으로 존재할 가능성이 높았다. 중수소 이온 주입법은 이온 주입에 의한 주변 물질의 손상을 최소화하기 위해 저에너지(45keV) 에서 행하였다.
중수소 이온 주입법은 이온 주입에 의한 주변 물질의 손상을 최소화하기 위해 저에너지(45keV) 에서 행하였다. 주입 양에 따라 소자의 열화 특성은 변화하였으며, 이러한 대부분의 열화 특성이 표준공정에 의해 제조된 소자에 비해 다소 개선됨을 알 수 있었다. 특히, 중수소 이온 주입을 행한 PMOSFET에서 정 전압 스트레스 동안 우수한 열화 억제 특성이 나타났다.
일반적으로 게이트 누설전류는 게이트 산화막내의 결함(Nox) 과 관계가 있다. 중수소 및 수소의 주입량이 lOM/cm2인소자의 경우에는 표준 공정을 행한 소자에 비해 누설전류가 증가하고 있으며, 중수소가 1012/cm2 주입된 소자 경우에는 표준 공정을 행한 소자와 비슷한 특성을 보였다. MOS 구조에서 실리콘과 게이트 산화막(SiCb) 사이 계면결함 밀도는 lOE-lOU/cn?의 범위를 갖는다고 알려져 있어 이를 고려한 중수소 이온 주입 양을 선택할 필요가 있다现
특히, 정전압 스트레스 (Vg<0) 동안 중수소 주입된 PMOSFET는 열화가 매우 억제됨을 보였다. 열화 억제 효과는 높은 부 전압 스트레스에서 강하게 나타났다.
주입 양에 따라 소자의 열화 특성은 변화하였으며, 이러한 대부분의 열화 특성이 표준공정에 의해 제조된 소자에 비해 다소 개선됨을 알 수 있었다. 특히, 중수소 이온 주입을 행한 PMOSFET에서 정 전압 스트레스 동안 우수한 열화 억제 특성이 나타났다. 정전압 스트레스를 행한 후에도 중수소 이온 주입된 PMOSFET의 전기적 특성 변화는 다른 공정에 의해 제조된 소자에 비해 매우 적게 나타나 안정된 구동 특성을 유지하고 있* 었다 이러한 결과는 최근 기술 동향인 소자 고집적화 단계에서 나타나는 PMOSFET의 신뢰성 저하 문제를 해결할 수 있을 것으로 기대한다.
8V 조건에서 4(X)초 동안 각각 이루어졌다. 표준 공정에 의해 제조된 소자에 비해 중수소 및 수소 주입된 소자에서 구동 전류의 변화는 적게 나타났으며, 특히 중수소가 lOS/cn?의 양으로 주입 된 소자에서 변화가 가장 적은 안정된 특성을 보였다. 온도 증가에 따른 소자의 구동전류 변화에서 중수소 이온 주입된 소자가 표준 공정에 의해 제조된 소자에 비해 변화율이 적게 나타나고 있다.
후속연구
또한 게이트 절연막에 과잉으로 존재하는 중수소 결합은 잠재되어 있는 결함으로 존재하고 있어 표준공정에 의해 제조된 소자보다 그 신뢰성이 더욱 떨어졌다. 그러므로 열처리 방법으로 중수소를 주입하기 위해서는 더욱 효과적인 방법이 필요할 것으로 판단된다. 반면에 본 연구에서 제안한 중수소 이온 주입 방법으로는 공정을 간단하게 수행할 수 있을 뿐더러 중수소의 주입 양도 조절이 쉽게 가능하였다.
만약 NMOSFET의 게이트 산화막내에 음전하가 존재하게 되면 문턱전압은 감소하게 될 것이다. 본 연구에서는 중수소 이온 주입된 NMOSFET에 대해 정전압 스트레스 후 소자 특성 열화를 조사하였지만, 사용된 실험 조건 내에서는 표준 공정에 의해 제조된 소자의 열화 특성과 비교해서 뚜렷한 차이를 발견하지 못하였다.
특히, 중수소 이온 주입을 행한 PMOSFET에서 정 전압 스트레스 동안 우수한 열화 억제 특성이 나타났다. 정전압 스트레스를 행한 후에도 중수소 이온 주입된 PMOSFET의 전기적 특성 변화는 다른 공정에 의해 제조된 소자에 비해 매우 적게 나타나 안정된 구동 특성을 유지하고 있* 었다 이러한 결과는 최근 기술 동향인 소자 고집적화 단계에서 나타나는 PMOSFET의 신뢰성 저하 문제를 해결할 수 있을 것으로 기대한다.
참고문헌 (19)
Y. Mitani, H. Satake, H. Itoh, and A. Toriumi, 'Suppression of stress-induced leakage current after Fowler-Nordheim stressing by deuterium pyrogenic oxidation and deuterium poly-Si deposition,' IEEE Trans. Electron Devices, vol. 49, pp. 1192-1197, Jul. 2002
Z. Chen, K. Hess, J. Lee, J. W. Lyding, E. Rosenbaum, I. Kizilyalli, S. Chetlur, and R.Huang, 'On the mechanism for interface trap creation in MOS transistors due to channel hot carrier stressing,' IEEE Electron Device Lett. vol. 21, pp. 24-26, Jan. 2000
K. F. Schuegraf and C. Hu, 'Hole injection SiO2 breakdown model for very low voltage lifetime extrapolation,' IEEE Trans. Electron Devices, vol. 41, no. 5, pp. 761-766, 1994
D. J. DiMaria and E. Cartier, 'Mechanism for stress-induced leakage currents in thin silicon dioxide films,' J. Appl. Phys., vol. 78, pp. 3883-3894, 1995
K. Hess, I. C. Kizilyalli, and J. W. Lyding, 'Giant isotope effect in hot electron degradation of metal oxide silicon devices,' IEEE Trans. Electron Devices, vol. 45, pp. 406-416, Feb. 1998
J. W. Lyding, K. Hess, and I. C. Kizilyalli, Appl. Phys. Lett., 'Reduction of hot electron degradation in MOS transistors by deuterium processing,' vol. 68, pp. 2526, 1996
M. H. Lee, C. H, Lin, and C. W. Liu, 'Novel methods to incorporate deuterium in the MOS structures,' IEEE Electron Device Lett., vol. 22, pp.519-521, Nov. 2001
J. Wu, E. Rosenbaum, B. MacDonald, E. Li, B. Tracy, and P. Fang, 'Anode hole injection versus hydrogen release: The mechanism for gate oxide breakdown,' IEEE Int. Reliability Physics Symp., pp. 27-32, San Jose, CA, 2000
W. F. Clark, T. G. Ference, T. B. Hook, K. M. Watson, S. W. Mitti and J. S. Burnham, 'Process stability of deuterium-annealed MOSFET's,' IEEE Electron Device Lett. vol. 20, pp. 48, 1999
M. Houssa, T. Nigam, P. W. Mertens, and M. M. Heyns, 'Model for the current-voltage characteristics of ultrathin gate oxides after soft breakdown', J. Appl. Phys., vol. 84, No.8, pp. 4351-4355, 1998
E. M. Vogel, D. W. Heh, J. B. Bernstein, and J. S. Suehle, 'Impact of the trapping of anode hot holes on silicon dioxide breakdown,' IEEE Electron Device Lett., vol. 23, pp. 667-669, Nov. 2002
H. Guan, M. F. Li, Y. He, B. J. Cho, and Z. Dong, 'A thorough study of quasi-breakdown phenomenon of thin gate oxide in dual-gate CMOSFET's', IEEE Trans. Electron Devices, vol. 47, pp. 1608-1616, Aug. 2000
S.I.Takagi and M.Takayanagi, 'Carrier transport properties of thin gate oxides after soft and hard breakdown', Microelectronic Engineering, vol. 59, pp. 5-15, 2001
E. Wu, E. Nowak, J. Aitken, W. Abadeer, L. K. Han, and S. Lo, 'Structural dependence of dielectric breakdown in ultra-thin gate oxides and its relationship to soft breakdown modes and device failure,' in IEDM Tech. Dig., pp. 187-190, CA, 1998
T. Sakura, H. Utsunomiya, Y. Kamakua, and K. Taniguchi, 'A detailed study of soft- and pre-soft-breakdowns in small geometry MOS structures,' in IEDM Tech. Dig., pp. 183-186, CA. 1998
J.-S. Lee, 'Modeling of Time-Dependent Defect Generation During Constant Voltage Stress for Thin Gate Oxide of Sub-Micron MOSFET' Japanese Journal of Applied Physics, vol. 47, No. 1, pp.19-22, 2008
A. Melik-Martirosian and T.-P. Ma, 'Lateral profiling of interface traps and oxide charge in MOSFET devices : charge pumping versus DCIV', IEEE Trans. Electron Devices vol. 48, No. 10, pp. 2303-2309, 2001
J. S. Lee. Y. H. Lee, and K. Hess, 'A Thorough Study of Hydrogen-Related Gate Oxide Degradation in Deep Submicron MOSFET's with Deuterium Treatment Process,' Solid State Electronics vol 50/2, pp 149-154, 2006
※ AI-Helper는 부적절한 답변을 할 수 있습니다.