[논문]FPGA 기반의 고속 멀티미디어 데이터 재조합 프로세서 설계 및 구현

김원호

[국내논문] FPGA 기반의 고속 멀티미디어 데이터 재조합 프로세서 설계 및 구현
Design and Implementation of FPGA-based High Speed Multimedia Data Reassembly Processor 원문보기

信號處理·시스템學會論文誌 = Journal of the institute of signal processing and systems, v.9 no.3, 2008년, pp.213 - 218

초록
AI-Helper

본 논문은 양방향 위성 멀티미디어 통신시스템의 멀티미디어 STB (Multimedia Set-Top-Box)을 위한 하드웨어 기반의 고속 멀티미디어데이터 재조합 프로세서 설계 및 구현에 관한 것이다. 기존의 위성 멀티미디어 STB에서는 수신된 멀티미디어 데이터 재조합 기능을 STB의 CPU 소프트웨어 기반으로 처리하였다. 광대역 멀티미디어 서비스가 증대됨에 따라 STB의 CPU 부하가 증대되어 수신되는 멀티미디어 데이터 재조합 처리 성능이 제한되는 현상이 발생한다. 이러한 문제점을 해결하여 다양한 광대역 멀티미디어 서비스를 원활하게 처리할 수 있는 하드웨어 기반의 고속 멀티미디어 데이터 재조합 프로세서를 제안하였다. 구현된 멀티미디어 데이터 재조합 프로세서는 상용 FPGA, PCI 인터페이스 칩, 램 메모리 등으로 구현되었으며 위성 멀티미디어 시스템의 멀티미디어 STB에 실장하여 기능과 성능을 검증하였다. 제시된 요구기능을 모두 만족하였으며 최대 116 Mbps 처리 성능과 실용성을 확인하였다.

Abstract ▼ AI-Helper

This paper describes hardware-based high speed multimedia data reassembly processor for remote multimedia Set-Top-Box(MSTB) of interactive satellite multimedia communication system. The conventional multimedia data reassembly scheme is based on software processing of MSTB. As increasing of transmission rate for multimedia data services, the CPU load of remote MSTB is increased and reassembly performance of MSTB is limited. To provide high speed multimedia data service to end user, we proposed hardware based high speed multimedia data reassembly processor. It is implemented by using an FPGA, a PCI interface chip, and RAMs. And it is integrated in MSTB and tested. It has been confirmed to meet required all functions and processing rate up to 116Mbps.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 다중 사용자 또는 단일 사용자 목적의 멀티미디어 STB(MSTB)을 위한 고속 멀티미디어 데이터 재조립 프로세서의 설계 및 구현에 대해 기술하였다. 기존의 멀티미디어 STB의 제한된 CPU 소프트웨어 처리성능으로 인 하여 제한받은 광대역 멀티미디어 서비스를 원활하게 실시간 처리할 수 있는 하드웨어 기반의 고속 멀티미디어 데이터 재조합 프로세서를 제안하였다.
그러나 MSTB의 멀티미디어 데이터 처리 성능은 CPU 성능에 제한을 받거나 증대되는 광대역 멀티미디어 데이터 처리 부하로 인 해 CPU의 부하도 크게 증가되고 있다. 이러한 CPU의 한계나 부하 증가에 무관하게 최종 사용자에게 단절 없는 광대역 멀티미디어 서비스를 제공하기 위한 하드웨어 기반의 고속 멀티미디어 데이터 재조합 프로세서를 제안한다. 본 논문은 다음과 같이 구성된다.

제안 방법

동작이 시작된다. MPEG2 TS 패킷의 헤더에 포함된 PUSI 정보를 디코딩 하여 MPE 패킷의 시작 유무를 해석한다. PUSI 비트가인에이블 되어 있으면 MPE 패킷 헤더 정보를 분리하고 재조합될 MPE 패킷의 길이, 목적지 MAC 주소 값을 디코딩한다.
기존의 멀티미디어 STB의 제한된 CPU 소프트웨어 처리성능으로 인 하여 제한받은 광대역 멀티미디어 서비스를 원활하게 실시간 처리할 수 있는 하드웨어 기반의 고속 멀티미디어 데이터 재조합 프로세서를 제안하였다. 설계 구현된 멀티미디어 데이터 재조합 프로세서는 상용 FPGA, PCI 인터페이스칩, 램메모리 등으로 구현되었으며 위성 멀티미디어 시스템의 멀티미디어 STB에 실장하여 기능과 성능을 시험하였다.
동기검출기는 역다중화하는 MPEG2 TS 패킷 동기를 위한 패킷타이밍(PTIM)을 검출하여 제공하는 기능을 가지고 이진 상관기를 사용하여 동기 패턴0x47을 탐색하여 검출한다. 동기 검출 타이밍은 오검출(false detection) 과검출 실패(miss detection)를 방지하기 위하여 그림 7과 같은 상태천이도를 통하여 제어된다.
를 사용하여 구현하였다. 모든 기능 블록들은 VHDL로 구현하고 VHDL 시뮬레이터를 사용하여 기능을 검증하였다. 주요 기능 블록의 시뮬레이터 검증 결과 파형은 그림 9와 같으며 각 시뮬레이션 결과에 대한 설명은 다음과 같다.
기존의 멀티미디어 STB의 제한된 CPU 소프트웨어 처리성능으로 인 하여 제한받은 광대역 멀티미디어 서비스를 원활하게 실시간 처리할 수 있는 하드웨어 기반의 고속 멀티미디어 데이터 재조합 프로세서를 제안하였다. 설계 구현된 멀티미디어 데이터 재조합 프로세서는 상용 FPGA, PCI 인터페이스칩, 램메모리 등으로 구현되었으며 위성 멀티미디어 시스템의 멀티미디어 STB에 실장하여 기능과 성능을 시험하였다. 재조립 프로세서의 기능은 데이터 유실 없이 잘 동작되었고, 실측된 최대 처리 성능은 소프트웨어 처리 없이 100 Mbps 급의 고속 멀티미디어 데이터를 처리할 수 있음을 확인하였고 실용성을 검증하였다.
기능 및 성능시험을 위한 시험 구성도는 그림 11과 같다. 재조합 프로세서의 기능시험을 위해 멀티미디어 서버를 이용해 PING 데이터를 발생하고 IP over MPEG 게이트웨이와 재조합 프로세서가 실장된 MSTB을 거쳐 이더넷으로 연결된 사용자 PC로 데이터를 수신하였다. 처리성능을 검증하기 위해서 PING 프레임의 발생 주기와 길이를 가변하여 시험하였다.
재조합 프로세서의 주요 기능인 동기검출기, MPEG2 역다중화기, CRC 발생기, 재조합제어기 블록은 하나의 FPGA 를 사용하여 구현하였다. 모든 기능 블록들은 VHDL로 구현하고 VHDL 시뮬레이터를 사용하여 기능을 검증하였다.
제작된 재조합 프로세서 보드는 기능 및 성능시험을 위해 ETRI에서 개발한 MSTB에 실장하여 시험하였다. 기능 및 성능시험을 위한 시험 구성도는 그림 11과 같다.
재조합 프로세서의 기능시험을 위해 멀티미디어 서버를 이용해 PING 데이터를 발생하고 IP over MPEG 게이트웨이와 재조합 프로세서가 실장된 MSTB을 거쳐 이더넷으로 연결된 사용자 PC로 데이터를 수신하였다. 처리성능을 검증하기 위해서 PING 프레임의 발생 주기와 길이를 가변하여 시험하였다.

성능/효과

그림 12와 13과 같이 실측된 신호파형은 FPGA 로직 시뮬레이션 결과 파형과 일치하였으며 송신된 PING 프레임의 개수와 사용자 PC에 수신된 PING 프레임의 개수도 일치함을 확인하였다. 또한, 그림 12의 실측 신호 파형을 분석해보면 3.
이를 등가적으로 환산하면 제작된 재조합 프로세서의 하드웨어 처리 속도는 약 116Mbps로 환산이 된다. 따라서 100Mbps급의 광대역 멀티미디어 데이터 서비스를 MSTB의 CPU 성능에 제한 없이 실시간으로 원활하게 지원 가능함을 확인하였다.
설계 구현된 멀티미디어 데이터 재조합 프로세서는 상용 FPGA, PCI 인터페이스칩, 램메모리 등으로 구현되었으며 위성 멀티미디어 시스템의 멀티미디어 STB에 실장하여 기능과 성능을 시험하였다. 재조립 프로세서의 기능은 데이터 유실 없이 잘 동작되었고, 실측된 최대 처리 성능은 소프트웨어 처리 없이 100 Mbps 급의 고속 멀티미디어 데이터를 처리할 수 있음을 확인하였고 실용성을 검증하였다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[국내논문] FPGA 기반의 고속 멀티미디어 데이터 재조합 프로세서 설계 및 구현
Design and Implementation of FPGA-based High Speed Multimedia Data Reassembly Processor 원문보기

초록
AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약
AI-Helper

문제 정의

제안 방법

성능/효과

이 논문을 인용한 문헌

저자의 다른 논문 :

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[국내논문] FPGA 기반의 고속 멀티미디어 데이터 재조합 프로세서 설계 및 구현 Design and Implementation of FPGA-based High Speed Multimedia Data Reassembly Processor 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

성능/효과

이 논문을 인용한 문헌

저자의 다른 논문 :

김원호 (26)

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

[국내논문] FPGA 기반의 고속 멀티미디어 데이터 재조합 프로세서 설계 및 구현
Design and Implementation of FPGA-based High Speed Multimedia Data Reassembly Processor 원문보기

초록
AI-Helper

AI 본문요약
AI-Helper