선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 기존 ARIA 하드웨어 구현에서 다루지 않았던 대용량 데이터의 고속처리에 초점을 맞추어 재구성 하드웨어를 사용한 각 모듈의 구현 방법을 분석하였다. 그리고 구현은 Virtex2-pro에서 하였으며, 그 결과를 동급의 경쟁 알고리즘인 AES의 하드웨어 구현 결과와 성능을 비교하였다.
제안 방법
- 고속처리를 위한 ARIA 하드웨어는 Xilinx Virtex2-pro의 XC2VP30-7을 이용하여 구현하였다. 구현 결과는 6437 slices와 128 BRAMs의 면적을 차지하고 , 최대 동작 주파수 192.
- 그래서 본 논문에서는 non-feedback 구조에서 키 길이에 따라 가변적으로 라운드 길이를 조정할 수 있도록 그림 4와 같은 구조를 제안하다. 라운드 수가 가장 많이 필요한 ARIA-256에 맞게 16개의 라운드로 구성하고 최종 라운드 앞에 3대1 멀티플렉서(MUX-6)를 두어 ARIA-128에는 11번째 라운드의 출력을, ARIA-192에는 13번째 라운드의 출력을, ARIA-256에는 15번째 라운드의 출력을 최종 라운드로 입력되도록 하였다.
- 최초로 [5]에서 FPGA에서 Icycle/lround feedback 구조를 제안하여 면적은 1490 slices, 16BRAMS 를 차지하고, 437Mbps 성능을 내었다. 그리고 다른 연구들을 보면 소면 적, 저전력 위주의 ASIC에서 feedback 구조의 구현이 이루어졌다 [61, [7], ⑻에서는 데이터 버스를 줄여 필요한 S~box를 최소한으로 구성하였으며, [7], ⑻에서는 면적을 줄이기 위해서 치환계층의 S-box를 테이블로 구성하지 않고, 조합논리 회로로 설계하였다. 데이터 버스를 줄이는 만큼 라운드 처리에는 더 많은 clock이 소모되어 Throughput 이 높지 않다.
- 구조를 적용하였다. 그리고 면적을 줄이기 위해서 암호화 모듈과 키 초기화 모듈을 공유하는 구조를 제안하였다. 또한, 컨트롤 신호(Mode_A, Mode_B)를 통해 ARIA-128,ARIA-192, ARIA-256 모드가 모두 가능한 ARIA-N-VAR-ED 를 제안한다.
- 또한, 안정성 면에서 동급으로 평가받는 AES 알고리듬의연구결과를 조사하여 그 성능과 비교를 하였다. AES는 1997년 미국의 NIST에서 기존 암호 DES를 대체하기 위해서 새로 채택한 알고리즘이다.
- 그리고 면적을 줄이기 위해서 암호화 모듈과 키 초기화 모듈을 공유하는 구조를 제안하였다. 또한, 컨트롤 신호(Mode_A, Mode_B)를 통해 ARIA-128,ARIA-192, ARIA-256 모드가 모두 가능한 ARIA-N-VAR-ED 를 제안한다.
- 구조를 제안하다. 라운드 수가 가장 많이 필요한 ARIA-256에 맞게 16개의 라운드로 구성하고 최종 라운드 앞에 3대1 멀티플렉서(MUX-6)를 두어 ARIA-128에는 11번째 라운드의 출력을, ARIA-192에는 13번째 라운드의 출력을, ARIA-256에는 15번째 라운드의 출력을 최종 라운드로 입력되도록 하였다.
- 그리고 ARIAT28, ARIA-192, ARIA-256의 암호화, 복호화가 모두 가능하도록 선택적 컨트롤 신호를 적용함으로써 활용도를 높혔다. 면적을 줄이기 위한 방법으로 키 초기화 모듈을 암호화 모듈의 라운드 함수와 공통 사용되도록 하였다.
- 복호화는 키 길이에 따라서 표 5의 Decl2& Decl92, Dec256모드에 맞게 멀티플렉서 신호를 조정한다. 멀티플렉서 신호에 따라서 Decl28의 경우에 데이터 입력은 5번째 라운드로 들어가며, Decl92의 경우에는 3번째 라운드로 들어간다.
- 복호화의 경우에도 암호화와 마찬가지로 MUX-6을 이용하여 라운드 길이를 조정할 수 있지만, 라운드키 생성 모듈의 복잡도를 낮추기 위해서 MUX-2, MUX-4를 추가하였다. ARIA-128에는 MUX-4를 이용하여 입력을 5번째 라운드에 넣어 최종라운드까지 순차적으로 전달함으로써 복호화가 이루어진다.
- 본 논문에서는 고속 처리에 적합한 블록 암호 ARIA 하 三웨어 구현을 위해서 mixed inner and outer round pipelining 구조를 적용하였다. 그리고 면적을 줄이기 위해서 암호화 모듈과 키 초기화 모듈을 공유하는 구조를 제안하였다.
- 본 논문에서는 기존의 연구에서 다룬 것과 달리 고속 비순환 구조 ARIA에 관한 하드웨어 구현을 제안하였디' 먼저 각각의 구현에 대한 특징들을 구분하기 위해 다음과 같은 표기법으로 구분하도록 한다.
- 본 논문에서는 대용량 데이터의 고속처리룰 위한 국내 표준 블록 암호인 ARIA의 하드웨어 구현을 위해 비순환형 mixed inner and outer round pipelining 구조롤 적용하였다. 그리고 ARIAT28, ARIA-192, ARIA-256의 암호화, 복호화가 모두 가능하도록 선택적 컨트롤 신호를 적용함으로써 활용도를 높혔다.
데이터처리
- 그리고 구현은 Virtex2-pro에서 하였으며, 그 결과를 동급의 경쟁 알고리즘인 AES의 하드웨어 구현 결과와 성능을 비교하였다.
성능/효과
- 이용하여 구현하였다. 구현 결과는 6437 slices와 128 BRAMs의 면적을 차지하고 , 최대 동작 주파수 192.9 MHz에서 24.6 Gbit/s의 테이터 처리율을 보였다、 FPGA에서 feedback 라운드 구조의 기존의 박진섭⑸의 연구 결과와 비교해 보았을 때, slice 면적은 4.3배, BRAM의 면적은 8배가 더 필요하지만 데이터 처리율에 있어서 50배의 성능 향상이 있다. 따라서 기존의 feedback 라운드 구조에 비해 제안한 ARIA-N-VAR-ED-B가 고속처리에 더 적합한 것을 알 수 있다.
- 적용하였다. 그리고 ARIAT28, ARIA-192, ARIA-256의 암호화, 복호화가 모두 가능하도록 선택적 컨트롤 신호를 적용함으로써 활용도를 높혔다. 면적을 줄이기 위한 방법으로 키 초기화 모듈을 암호화 모듈의 라운드 함수와 공통 사용되도록 하였다.
- 3배, BRAM의 면적은 8배가 더 필요하지만 데이터 처리율에 있어서 50배의 성능 향상이 있다. 따라서 기존의 feedback 라운드 구조에 비해 제안한 ARIA-N-VAR-ED-B가 고속처리에 더 적합한 것을 알 수 있다.
- 뜻한다. 세 번째는 지원하는 키 길이를 말하며, VAR은 128, 192, 256 모두 가능함을 뜻하며, 128-비트 키 길이의 경우 128로 표기한다. 네 번째 부분은 암호화, 복호화 지원유무를 말하며, ED의 경우는 둘다, E는 암호화만, D 는 복호화만을 지원함을 뜻한다.
- 하드웨어 실제 구현은 Virtex2-pro에서 하였으며, 그 결과 면적은 6437 slices, 128 BRAMs를 차지하였고, 최대 동작 주파수 192.9MHz에서 246Gbit/s의 데이터 전송률을 나타내었다, 이 결과는 동급의 경쟁 알고리즘인 AES의 하드웨어 연구와 비교하였을 때, 면적 면에서 AES가 암호화, 복호화 모듈을 개별적으로 설계해아 하는데 비해서 A다 EA는 암호화 모듈의 라운드 구조를 이용하여 복호화가 가능하기 때문에 효율적인 것을 확인하였다. 그리고 속도 면에서 여러 가지의 AES의 하드웨어와 대체적으로 대등한 수준임을 확인하였다.
- 따라서 키 길이가 256-비트인 AES 하드웨어는 키 길이가 128-비트인 경우 보다 40%의 면적이 추가적으로 증가한다. 한편 제안한 ARIA-N-VAR-EDTB는 치환계층을 BRAM으로 구현하였는데, 정량적으로 비교하기 위해서 BRAM을 LUT로 변환하면, 8개의 BRAM이 1024 slices로 구현되기 때문에 전체 면적은 22778 slices 추정할 수 있다. 따라서 Hodjat[20] 경우 AES-256에 맞게 암호화, 복호화 모듈을 함께 구현했을 때 추정되는 면적은 9446 slices의 280%인 26448 slices 임으로 제안하는 ARIA 하드웨어에 비해 1.
- 32-비트, 64-비트 범용 프로세서에 적합한 소프트웨어 구현과 분석이 이루어졌다 [3][4], 또한 Icycle/round 구조의 하드웨어 구현을 비롯해서 스마트 카드나 RFID와 같은 휴대용 장치에 적합한 소면적, 저전력 위주의 하드웨어 구현이 이루어 졌다[5][6][7][8]. 한편, 공정기술의 발달로 재구성 하드웨어의 생산단가가 낮아지고, 기능과 성능이 우수해지면서 단일칩으로 시스템 레벨의 설계 및 구현이 가능해졌다. 특히, 재구성 하드웨어는 소프트웨어와 같이 사용자의 요구나 상황에 알맞게 내부 회로를 쉽게 재구성 할 수 있다[9][10].
후속연구
- 6MHz로 떨어졌으며, Rizk[24]의 경우 복호화 모듈은 암호화 모듈에 비해 동작 속도가 느려지기 때문에, 암호화를 해서 보낸 정보를 복호화로 받아본다면 실제 전체 시스템은 복호화의 동작 속도를 따를 것이다. 그리고 본 논문에서 구현한 ARIA가 여러가지 모드룰 지원하기 위한 멀티플렉서로 인해 전파시간이 길어짐으로 인한 손실을감안해야 한다, 대등한 성능비교를 위하여 키 길이를 고정하거나, 암호화만 지원하는 구조로 한다면 제안한 구조의 성능은 월등할 것이다.
- 전용 하드웨어화가 필요하다. 따라서 본 논문에서 제안하는 ARIA 하드웨어는 네트워크에서 라우터와 같윤 대량의 데이터를 고속으로 처리해야 하는 장치에 보안성을 높이기 위한 암호 시스템으로 유용할 것이다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.