최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.45 no.8 = no.374, 2008년, pp.44 - 47
부영건 (건국대학교 전자정보통신공학부) , 고동현 (건국대학교 전자정보통신공학부) , 김상우 (건국대학교 전자정보통신공학부) , 박준성 (건국대학교 전자정보통신공학부) , 이강윤 (건국대학교 전자정보통신공학부)
In this paper, a new circuit is proposed to minimize the charging and discharging current mismatch in charge pump for UWB PLL application. By adding a common-gate and a common-source amplifier and building the feedback voltage regulator, the high driving charge pump currents are accomplished. The pr...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
Y. S. Choi and D. H. Han, "Gain-Boosting Charge Pump for Current Matching in Phase-Locked Loop", IEEE Trans. on Circuits and Systems-II Express Briefs, Vol.53, No. 10, October 2006. pp. 1022-1025
J. S. Lee and M. S. Keel, S. Lim and S. Kim, "Charge Pump with Perfect Current Matching Characteristics in Phase-Locked Loop", Electronics Letters, Vol. 36, No.23, November 2000, pp. 1907-1908
B. Bahreyni and I. M. Filanovsky, "A 2.5-10-GHz Clock Multiplier Unit with 0.22ps RMS Jitter in Standard 0.18um CMOS", IEEE J. Solid State Circuits, Vol.39, No.11, pp. 1862-1872, November 2004
S. F. Cheng, H. T. Tong, J. S. Martinez, A. I. Karsilayan, "Design and Analysis of an Ultrahigh- Speed Glitch-Free Fully Differential Charge Pump With Minimum Output Current Variation and Accurate Matching", IEEE Trans. on Circuits and Systems-II Express Briefs, Vol.53, No. 9, September 2006, pp. 843-847
B. Terlemez and J.P.Uyemura, "The Design of a Differential CMOS Charge Pump for High Performance Phase-Locked Loops", Proc. IEEE International Symposium on Circuit and Systems (ISCAS), 2004
K. S. Ha and L. S. Kim, "Charge-Pump Reducing Current Mismatch in DLLs and PLLs", Proc. IEEE International Symposium on Circuit and Systems (ISCAS), 2006
P. E. Allen and D. R. Holberg, "CMOS Analog Circuit Design-second edition", Oxford University Press, 2002
※ AI-Helper는 부적절한 답변을 할 수 있습니다.