최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society, v.16 no.4, 2009년, pp.9 - 15
최정열 (홍익대학교 신소재공학과) , 오태성 (홍익대학교 신소재공학과)
Compared to the flip-chip process using solder bumps, Cu pillar bump technology can accomplish much finer pitch without compromising stand-off height. Flip-chip process with Cu pillar bumps can also be utilized in radio-frequency packages where large gap between a chip and a substrate as well as fin...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
플립칩 공정은 어떻게 이루어지는가? | 일반적으로 플립칩 공정은 반도체 칩의 솔더범프를 리플로우 하여 기판의 UBM (under bump metallurgy)에 본딩함으로써 이루어진다.1,7,8) 최근 반도체 칩의 입출력 단자의 개수를 증가시키기 위해 솔더범프 접속부의 피치가 현저히 감소하고 있으며, 이를 이루기 위해 솔더범프의 크기가 감소하고 있다. | |
솔더범프 접속부의 피치를 현저히 감소시킴으로써 발생하는 문제는 무엇인가? | 1,7,8) 최근 반도체 칩의 입출력 단자의 개수를 증가시키기 위해 솔더범프 접속부의 피치가 현저히 감소하고 있으며, 이를 이루기 위해 솔더범프의 크기가 감소하고 있다. 그러나 플립칩 공정에 미세 솔더 범프를 사용함에 따라 칩과 기판 사이의 거리가 감소되어 언더필 (underfill) 공정이 어려워지는 문제점이 유발될수 있다.9) 또한 솔더범프 크기가 감소함에 따라 범프 접속부당 전류밀도와 열에너지 밀도가 증가하여, 플립칩 솔더 접속부의 신뢰도가 감소할 수 있다.10) 이외에도 솔더 범프의 미세 피치화에 기인하여 솔더 리플로우시 이웃 솔더범프 사이에 솔더 bridging이 용이하게 발생할 수 있는 문제점이 있다.11) | |
플립칩 패키지의 장점은 무엇인가? | 기존의 칩 접속방법인 와이어본딩으로는 이와 같은 요구를 충족시키는 데에 한계가 있어, 반도체 칩을 인쇄회로기판, 플렉시블 기판 및 플라스틱 BGA 기판에 직접 접속하는 플립칩 기술의 필요성이 증대하고 있다.1-6) 플립칩 패키지는 칩과 기판간의 접속부 길이가 최소화되어 전기적 성능이 우수하며, 입출력단자의 집적도를 높일 수 있다. 또한 패키징 밀도를 증가 시킬 수 있으며, 열 방출의 경로를 분산시켜 내부의 열을 보다 빠르게 외부로 방출시킬 수 있는 장점이 있다. 이와 같은 장점으로 인해 플립칩 공정은 다기능화와 더불어 소형화, 슬림화가 요구되는 휴대형 전자제품의 저가격 대량생산을 위한 전자 패키징 기술로 자리잡고 있다. |
J. H. Choi, K. Y. Lee, S. W. Jun, Y. H. Kim, and T. S. Oh, "Contact Resistance of the Chip-on-glass Bonded 48Sn-52In Solder Joint", Mater. Trans., 46, 1042-1046 (2005).
J. W. Wan, W. J. Zhang, and D. J. Bergstrom, "Recent Advances in Modeling the Underfill Process in Flip-chip Packaging" Microelectron. J., 38, 67-75 (2007).
T. Braun, K. F. Becker, M. Koch, V. Bader, R. Aschenbrenner, and H. Reichl, "High-temperature Reliability of Flip Chip Assemblies", Microelectron. Reliab., 46, 144-154 (2006).
K. N. Tu and K. Zeng, "Under Bump Metallurgy Study for Pb-free Bumping", Mater. Sci. Eng., 34, 1-58 (2001).
J. H. Lau, Low Cost Flip Chip Technologies, pp.511, McGraw-Hill, New York (2000).
J. H. Lau, Low Cost Flip Chip Technologies, pp.183, McGraw-Hill, New York (2000).
U. B. Kang and Y. H. Kim, "A New COG Technique Using Low Temperature Solder Bumps for LCD Driver IC Packaging Applications", IEEE Trans. Comp. Packag. Technol., 27, 253-258 (2004).
J. W. Kim, Y. C. Lee, and S. B. Jung, "Effect of Bonding Conditions on Conduction Behavior of Anisotropic Conductive Film Interconnection", Met. Mater. Int., 14, 373-380 (2008).
B. Banijamali, I. Mohammed, and P. Savalia, "Crack Growth-Resistant Interconnects for High-Reliability Microelectronics" Proc. 57th Electron. Comp. Technol. Conf., pp.1880-1886 (2008).
A. Keigler, B. Wu, J. Zhang, and Z. Liu, "Pattern Effects on Electroplated Copper Pillars", Inter. Wafer-level Packag. Conf. (2006).
G. T. Lim, B. J. Kim, K. Lee, J. Kim, Y. C. Joo, and Y. B. Park, "Temperature Effect on Intermetallic Compound Growth Kinetics of Cu Pillar/Sn Bumps", J. Electron. Mater., 38(11), 2228-2233 (2009).
T. Wang, F. Tung, L. Foo, and V. Dutta, "Studies on a Novel Flip-Chip Interconnect Structure-Pillar Bump", Proc. Electron. Comp. Technol. Conf., pp.945-949 (2001).
L-R. Zheng, X. Duo, M. Shen, W. Michielsen, and H. Tenhunen, "Cost and Performance Trade-off Analysis in. Radio and Mixed-Signal System-on-Package Design", IEEE Trans. Adv. Packag., 27, 364-375 (2004).
A. Chandrasekhar, E. Beyne, W. Raedt, and B. Nauwelaers, "Accurate RF Electrical Characterization of CSPs Using MCM-D Thin Film Technology", IEEE Trans. Adv. Packag., 27, 203-212 (2004).
E. Beyne, "Multilayer Thin-Film Technology Enabling Technology for Solving High-Density Interconnect and Assembly Problems", Nuclear Inst. Methods Phys. Res. A, 509, 191-199 (2003).
J. Y. Choi, M. Y. Kim, S. K. Lim, and T. S. Oh, "Flip Chip Process for RF Packages Using Joint Structures of Cu and Sn Bumps" J. Korean Microelectron. Packag. Soc., 16, 33-40 (2009).
C. W. Tan, Y. C. Chan, and N. H. Yeung, "Effect of Autoclave Test on At sotropic Conductive Jointf, Microelectron. Reliab., 43, 279-285 (2003).
J. H. Zhang, Y. C. Chan, M. O. Alam, and S. Fu, "Contact Resistance and Adhesion Performance of ACF Interconnections to Aluminum Metallization", Microelectron. Reliab., 43, 1303-1310 (2003).
Y.-T. Hsieh, "Reliability and Failure Mode of Chip-on-film with Non-conductive Adhesive", Proc. Int. Symp. Electron. Mater. Packag., pp.157-160 (2002).
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.