$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

광대역 고속 디지털 PLL의 설계에 대한 연구
A Study on the Wide-band Fast-Locking Digital PLL Design 원문보기

電子工學會論文誌. Journal of the institute of electronics engineers of Korea. IE. 산업전자, v.46 no.1, 2009년, pp.1 - 6  

안태원 (동양공업전문대학 전기전자통신공학부)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 광대역 주파수 합성기의 구현을 위하여 주파수 검출 범위와 락킹 시간을 개선한 디지털 PLL의 구조 및 설계에 대하여 기술한다. 제안된 구조에서는 광대역의 고속 주파수 비교기를 위하여 광역 디지털 로직 직교상관기를 사용하였고, 2 비트 업-다운 카운터 및 시그마-델타 변조기를 적용하여 디지털 제어 발진기의 주파수가 제어되도록 하였다. 따라서 양자화에 의한 잡음으로부터 추가되는 위상 잡음을 감소시킬 수 있으며, 최근의 휴대용 멀티미디어 통신 단말기 등에서 요구되는 고속의 락킹 및 광대역 지원, 그리고 저전력 현에 적합하다.

Abstract ▼ AI-Helper 아이콘AI-Helper

This paper presents the digital PLL architecture and design for improving the frequency detection range and locking time for wide-band frequency synthesizer applications. In this research, a wide-range digital logic quadricorrelator is used for wide-band and fast frequency detector and sigma-delta m...

주제어

#wide-band   #fast-locking   #digital PLL   #frequency synthesizer   #WDLQ  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 디지털 PLL의 성능 개선을 위하여 고속의 락킹 및 광대역 응용에 적합한 광대역 고속 디지털 PLL의 구조를 제안하였다. 고속의 락킹과 광대역 주파수 비교 특성을 갖도록 광대역 디지털 로직 직교상관기를 적용하여 광대역 특성을 갖는 주파수 검출기를 설계하였고, 이진 검색기와 2-비트 업-다운 카운터에 의해 DCO의 뱅크가 정해지도록 하였다.
  • 본 논문에서는 이와 같은 관점에서 디지털 PLL의 성능 개선을 위하여 광대역 고속 락킹이 가능한 디지털 PLL의 구조를 제안한다.
  • 고속의 락킹과 광대역 주파수 비교 특성을 갖도록 광대역 디지털 로직 직교상관기를 적용하여 광대역 특성을 갖는 주파수 검출기를 설계하였고, 이진 검색기와 2-비트 업-다운 카운터에 의해 DCO의 뱅크가 정해지도록 하였다. 잡음 형성 특성을 갖는 SDM을 적용하여 양자화에 의한 잡음으로부터 추가되는 위상 잡음을 감소시키도록 하였으며, 전체적인 블록을 디지털화 하는 것에 목적을 두었다. 제안된 구조는 최근의 휴대용 멀티미디어 통신 단말기 등에서 요구되는 고속의 락킹 및 광대역 지원, 그리고 저전력 디지털 PLL의 구현에 적합하다.
본문요약 정보가 도움이 되었나요?

참고문헌 (4)

  1. Robert Bogdan Staszewski et al, 'All-Digital PLL and Transmitter for Mobile Phones,' IEEE, Solid-State Circuits, Vol. 40, no. 12, pp. 2469-2482, Dec. 2005 

    상세보기 crossref

  2. 안태원, 윤찬근, 문용, 'IEEE 802.11a/b/g 무선 랜을 위한 고속 AFC 기법의 CMOS LC VCO의 설계,' 대한전자공학회 논문지, 제43권 SD편 제9호, 552-557쪽, 2006년 9월 

  3. Jingcheng Zhuang et al., 'A 3.3 GHz LC-Based Digitally Controlled Oscillator with 5kHz Frequency Resolution,' IEEE Asian Solid-State Circuits Conference, pp. 428-431, 2007 

    crossref

  4. 안태원, 이원석., '분수형 주파수 합성기를 위한 3비트 4차 시그마-델타 변조기의 설계,' 대한전자공학회 논문지, 제41권 TE편 제1호, 7-14쪽, 2004년 3월 

관련 콘텐츠

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로