선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 연구는 국내에 자립된 비파괴검사장비 운영기술을 기반으로 우리 고유모델의 원자력 발전소 검사용 초음파 비파괴검사장비를 개발하기 위해 수행되었다. 본 논문에서는 원전 배관의 자동 초음파 진단에 활용 가능한 초음파 검사 시스템의 핵심요소 기술개발에 대해 논한다.
- 본 연구는 국내에 자립된 비파괴검사장비 운영기술을 기반으로 우리 고유모델의 원자력 발전소 검사용 초음파 비파괴검사장비를 개발하기 위해 수행되었다. 본 논문에서는 원전 배관의 자동 초음파 진단에 활용 가능한 초음파 검사 시스템의 핵심요소 기술개발에 대해 논한다.
- 본 연구에서는 원전 배관 자동 초음파검사 시스템 개발 연구를 수행하여 원자력발전소 배관 진단에 적용하기 위한 자동 초음파검사 시스템의 핵심요소 기술을 개발하였다. 개발된 핵심 요소기술은 다채널 자동 초음파 검사 시스템용 초음파 펄서/리시버와 디지털 변환장치, 주제어장치이다.
제안 방법
- 초음파 펄서/리시버로부터 불시에 입력될 수 있는 고전압 신호로 인해 발생할 수 있는 디지털 회로의 손상을 방지하기 위해 입력단에 별도의 매칭 레이어를 두었고, 초음파 펄서/리시버로부터의 아날로그 입력은 별도로 PCB 타입의 MCX단자를 설치해 신호 손실을 최소화하도록 했다. ADC board내를 흐르는 전류로 인한 전자기장의 영향으로 인해 발생할 수 있는 신호의 손실이나 왜곡을 최소화하기 위해 보드 내의 회로는 가능한 물리적으로 분리될 수 있도록 아트웍했고 그라운드 노이즈를 없애기 위해 별도로 분리된 파워입력을 사용하도록 했다. ADC board는 12층 라우팅 레이어를 가지도록 제작했다.
- ADC board와 main CPU보드는 함께 연결되어야만 작동 실험이 가능하기 때문에, Fig. 13에 보인 것과 같이 함께 적층한 상태에서 별도의 주파수 발생장치에서 발신한 신호와 스파이크 방식의 초음파 펄서/리시버가 발생한 초음파 신호를 입력신호로 주고 노트북 컴퓨터의 ethernet을 통해 ADC board와 main CPU보드를 제어하고 신호를 수집하였다. 주파수 발생기의 사인파 주파수를 2 MHz, 전압세기가 ±500 mV로 설정하고 수신한 데이터의 수집 장면과 스파이크 방식 단일채널 펄서/리시버를 이용해 수신한 초음파 신호의 수집 장면을 Fig.
- 초음파 펄서/리시버 모듈에서 출력되는 아날로그 초음파 신호는 ADC를 이용해 디지털 프로세싱이 가능한 디지털 초음파 신호로 변환해야 한다. ADC 모듈은 펄서/리시버에서 출력된 아날로그 신호를 200 MSPS(mega samples per second, 이후 MSPS)의 속도와 12 bit의 수직 분해능(voltage resolution)을 가진 ADC에서 DDS clock(300 MHz)과 동조시켜 디지털 데이터로 변환하고 변환된 데이터를 FPGA(Xilinx Virtex-5)의 내부 고속 FIFO memory와 외부 SDRAM memory에 저장하여 100 base ethernet(TCP/IP)으로 host computer와 데이터 송수신하도록 설계했다. 또한, FPGA(field programmable gate array) chip의 여분의 pin으로 펄서/리시버를 제어하고 local bus를 이용하여 데이터를 송수신하도록 설계했다.
- 또한, FPGA(field programmable gate array) chip의 여분의 pin으로 펄서/리시버를 제어하고 local bus를 이용하여 데이터를 송수신하도록 설계했다. ADC 채널의 샘플링 주파수를 독립적으로 200 MSPS로 설정하고 유지할 수 있도록 하기 위해, 8채널의 ADC는 초음파 펄서/리시버의 각 채널에 1대1 대응하도록 설계하고 채널별 메모리 버퍼는 128 MB로 설계했다. 초음파 진단에서 사용되는 encoder가 보통 1000 pulse/rev 내외임을 고려해, A/B상을 검출할 수 있는 간단한 타입의 카운터 회로를 ADC 모듈에 설계했다.
- ethernet, realtime OS, port control, ROM control 등의 제어코어를 main CPU에 탑재하고 RAM과 bus interface, motion control interface 등의 주변장치 인터페이스를 배치하여 연동하도록 설계하였다. CPU의 OS로는 embedded linux를 적용하고, 8채널 확장을 위하여 자동 초음파 검사와는 무관한 제반기능을 담당하는 부가코어는 제거하거나 수정하여 코어용량을 넓힐 수 있도록 설계하였다. Motion driving unit에 대한 명령 전달을 위해 RS232 제어 스트링의 바이패스가 가능하도록 소프트웨어를 설계하였다.
- Fig. 12에 동일한 증폭범위에서 기존에 제작한 스파이크 펄스방식의 펄서/리시버와 새로 개발한스퀘어 펄스방식의 펄서/리시버를 사용해 수집한 초음파 신호의 패턴을 비교하였다. 그림의 위쪽이 350 V 스파이크 펄스 방식의 펄서/리시버를 이용해 수집한 신호이고, 아래쪽이 300 V 스퀘어 방식의 펄서/리시버를 이용해 수집한 신호이다.
- CPU의 OS로는 embedded linux를 적용하고, 8채널 확장을 위하여 자동 초음파 검사와는 무관한 제반기능을 담당하는 부가코어는 제거하거나 수정하여 코어용량을 넓힐 수 있도록 설계하였다. Motion driving unit에 대한 명령 전달을 위해 RS232 제어 스트링의 바이패스가 가능하도록 소프트웨어를 설계하였다. ADC와 디지털 주제어기 모듈의 주요 설계 사양은 Table 2에 보였고, 블록 다이어그램은 Fig.
- 디지털제어와 시스템 운영을 위한 주제어기(main CPU 보드)는 임베디드 타입을 채용하도록 했다. PPC 440[5]을 사용하고, embedded linux를 OS로 사용하여 자체적인 부팅과 동작이 가능한 서버형태로 설계하였으며 별도의 디스플레이는 지원하지 않도록 하였다. ethernet, realtime OS, port control, ROM control 등의 제어코어를 main CPU에 탑재하고 RAM과 bus interface, motion control interface 등의 주변장치 인터페이스를 배치하여 연동하도록 설계하였다.
- XI App. VIII의 규정을 참조하여 주파수 밴드 특성, 펄스반복주파수, 증폭선형성 등의 필수 변수[4]를 고려하여 설계하였다.
- PPC 440[5]을 사용하고, embedded linux를 OS로 사용하여 자체적인 부팅과 동작이 가능한 서버형태로 설계하였으며 별도의 디스플레이는 지원하지 않도록 하였다. ethernet, realtime OS, port control, ROM control 등의 제어코어를 main CPU에 탑재하고 RAM과 bus interface, motion control interface 등의 주변장치 인터페이스를 배치하여 연동하도록 설계하였다. CPU의 OS로는 embedded linux를 적용하고, 8채널 확장을 위하여 자동 초음파 검사와는 무관한 제반기능을 담당하는 부가코어는 제거하거나 수정하여 코어용량을 넓힐 수 있도록 설계하였다.
- 피검체 내부를 진행한 후 탐촉자로 수신된 초음파 신호는 receiver 입력단의 limiter에 의해 high voltage pulse를 제거하도록 설계하였다. pre-amp를 통해서 1차 증폭을 수행하고 필터로 노이즈를 제거한 후 gain단에서 2차 증폭을 거치고 마지막으로 band pass filter(low pass, high pass) 필터를 통과한 아날로그 초음파 신호를 최종 출력단을 통해 출력할 수 있도록 설계하였다. 드라이빙 펄스 생성을 위한 전압은 별도의 고전압 생성용 파워 서플라이를 설계하여 공급하도록 했고, 출력단의 임피던스는 50 Ω이 되도록 했다.
- 개발한 초음파 펄서/리시버와 디지털 변환장치 및 주제어장치의 작동 성능 점검을 위해 초음파 검사와 데이터 수집 검증시험을 수행하였다.
- 검사 모드에 따라 선택이 가능한 trigger를 이용해 high voltage square pulse를 생성하고, 탐촉자의 특성에 맞도록 펄스 폭과, 전압 등의 설정옵션을 적용할 수 있도록 개발하였다. 피검체 내부를 진행한 후 탐촉자로 수신된 초음파 신호는 receiver 입력단의 limiter에 의해 high voltage pulse를 제거하도록 설계하였다.
- 초음파 펄서/리시버 모듈은 설계에 따라 펄서와 리시버로 나누어 제작하였다. 고전압 노이즈로 인한 신호대 잡음비 문제를 최소화하기 위해 금도금과 함께 routing(이후 라우팅) 층을 다층화 하는 아트웍과 제작과정을 거쳤다.
- 드라이빙 펄스 생성을 위한 전압은 별도의 고전압 생성용 파워 서플라이를 설계하여 공급하도록 했고, 출력단의 임피던스는 50 Ω이 되도록 했다.
- ADC 모듈은 펄서/리시버에서 출력된 아날로그 신호를 200 MSPS(mega samples per second, 이후 MSPS)의 속도와 12 bit의 수직 분해능(voltage resolution)을 가진 ADC에서 DDS clock(300 MHz)과 동조시켜 디지털 데이터로 변환하고 변환된 데이터를 FPGA(Xilinx Virtex-5)의 내부 고속 FIFO memory와 외부 SDRAM memory에 저장하여 100 base ethernet(TCP/IP)으로 host computer와 데이터 송수신하도록 설계했다. 또한, FPGA(field programmable gate array) chip의 여분의 pin으로 펄서/리시버를 제어하고 local bus를 이용하여 데이터를 송수신하도록 설계했다. ADC 채널의 샘플링 주파수를 독립적으로 200 MSPS로 설정하고 유지할 수 있도록 하기 위해, 8채널의 ADC는 초음파 펄서/리시버의 각 채널에 1대1 대응하도록 설계하고 채널별 메모리 버퍼는 128 MB로 설계했다.
- 9에 보인 것과 같이 보드의 중앙에 main FPGA(Virtex-5)를 실장하고 주변으로 8개의 ADC 칩을 배치하였다. 라우팅 거리의 차이에 의한 채널별 타이밍 딜레이와 트리거 딜레이 문제를 없애기 위해 채널별로 모두 동일한 거리의 라우팅 경로를 가지도록 했고, 발열을 고려하여 main FPGA 주변으로 4방향의 대칭 형태로 ADC 칩을 배치하였다. 주제어기 회로로부터 전달된 펄서/리시버 제어신호의 전달을 위해 별도의 펄서/리시버 제어단자를 설치했다.
- 설계된 회로도와 시스템 사양에 따라 장치의 모듈을 제작하였다. 제작이 완료되어 최종적으로 조립될 때 모듈의 구성과 적층형태는 Fig.
- 원자력 발전소의 가동중검사에 활용할 목적으로 개발에 착수한 자동 초음파검사 시스템은 Fig. 1에 보인 것과 같이 크게 4가지 구성요소로 설계하였다.1) main unit은 자동 초음파검사 장치의 핵심 모듈로 8채널의 초음파 펄서/리시버와 디지털 변환장치(analog to digital converter, 이후 ADC) 그리고 주제어모듈로 구성되는데 본 논문에서 논할 시스템 기술 개발의 핵심 내용이다.
- 전체 채널수를 8채널로 설정하고 각각의 아날로그 채널이 독립적인 설정 하에 동작하도록 하기 위해 독립된 1채널의 초음파 펄서/리시버를 병렬로 동작하도록 하고 펄서와 리시버를 물리적으로 분리 가능한 회로가 되도록 설계하였다. 펄서와 리시버의 주파수 밴드폭은 최대 35MHz까지 지원이 가능하도록 설계하였고, 스캐닝 속도를 고려해 펄스반복주파수(pulse repetition frequency, 이후 PRF)는 외부로부터 입력을 받으며 0～10 kHz까지 지원 가능하도록 하였다.
- 제작된 초음파 펄서와 리시버는 자체적인 컨트롤러를 가지지 않고 FPGA의 제어신호를 전송받아 작동하도록 설계/제작하였다. 탐촉자로부터의 아날로그 신호 입력단은 lemo type의 단자를 고려해 제작하였으나, 실험과 테스트 편의를 위해 임시로 BNC 단자를 연결하였다.
- 제작된 회로 모듈의 성능 테스트를 위해 모듈별로 작동 실험을 실시하였다. 초음파 펄서/리시버의 성능점검을 위해, 단일 채널에 대한 신호패턴 확인과 스파이크(spike) 타입 펄서/리시버와의 파형 비교를 실시했고, ADC 및 주제어기의 성능점검을 위해 주파수 발생장치가 생성한 사인파의 수집성능과 초음파 신호의 수집 성능을 점검했다.
- 라우팅 거리의 차이에 의한 채널별 타이밍 딜레이와 트리거 딜레이 문제를 없애기 위해 채널별로 모두 동일한 거리의 라우팅 경로를 가지도록 했고, 발열을 고려하여 main FPGA 주변으로 4방향의 대칭 형태로 ADC 칩을 배치하였다. 주제어기 회로로부터 전달된 펄서/리시버 제어신호의 전달을 위해 별도의 펄서/리시버 제어단자를 설치했다. ADC 칩을 실장한 후면에 Fig.
- 증폭과 스위칭, power fluctuation, 노이즈 등에 인한 신호대 잡음비 저하문제와 회로 제작상의 응답특성을 고려해 회로제작에 사용되는 부품 성능의 70%이내에서 설계하였고, 부품성능의 80%를 넘겨 사용해야 할 경우 사전 테스트를 거쳐 특성을 확인한 후 적용했다. Fig.
- 초음파 펄서/리시버 모듈은 설계에 따라 펄서와 리시버로 나누어 제작하였다. 고전압 노이즈로 인한 신호대 잡음비 문제를 최소화하기 위해 금도금과 함께 routing(이후 라우팅) 층을 다층화 하는 아트웍과 제작과정을 거쳤다.
- 10에 보이는 것과 같이 채널별로 128 MB의 DDR2 SDRAM을 실장했고 main CPU 보드와의 인터페이싱을 위한 고속제어용 소켓을 장착했다. 초음파 펄서/리시버로부터 불시에 입력될 수 있는 고전압 신호로 인해 발생할 수 있는 디지털 회로의 손상을 방지하기 위해 입력단에 별도의 매칭 레이어를 두었고, 초음파 펄서/리시버로부터의 아날로그 입력은 별도로 PCB 타입의 MCX단자를 설치해 신호 손실을 최소화하도록 했다. ADC board내를 흐르는 전류로 인한 전자기장의 영향으로 인해 발생할 수 있는 신호의 손실이나 왜곡을 최소화하기 위해 보드 내의 회로는 가능한 물리적으로 분리될 수 있도록 아트웍했고 그라운드 노이즈를 없애기 위해 별도로 분리된 파워입력을 사용하도록 했다.
- 제작된 회로 모듈의 성능 테스트를 위해 모듈별로 작동 실험을 실시하였다. 초음파 펄서/리시버의 성능점검을 위해, 단일 채널에 대한 신호패턴 확인과 스파이크(spike) 타입 펄서/리시버와의 파형 비교를 실시했고, ADC 및 주제어기의 성능점검을 위해 주파수 발생장치가 생성한 사인파의 수집성능과 초음파 신호의 수집 성능을 점검했다.
- 제작된 초음파 펄서와 리시버는 자체적인 컨트롤러를 가지지 않고 FPGA의 제어신호를 전송받아 작동하도록 설계/제작하였다. 탐촉자로부터의 아날로그 신호 입력단은 lemo type의 단자를 고려해 제작하였으나, 실험과 테스트 편의를 위해 임시로 BNC 단자를 연결하였다. 개발한 초음파 펄서와 리시버의 실제 모습을 Fig.
- 전체 채널수를 8채널로 설정하고 각각의 아날로그 채널이 독립적인 설정 하에 동작하도록 하기 위해 독립된 1채널의 초음파 펄서/리시버를 병렬로 동작하도록 하고 펄서와 리시버를 물리적으로 분리 가능한 회로가 되도록 설계하였다. 펄서와 리시버의 주파수 밴드폭은 최대 35MHz까지 지원이 가능하도록 설계하였고, 스캐닝 속도를 고려해 펄스반복주파수(pulse repetition frequency, 이후 PRF)는 외부로부터 입력을 받으며 0～10 kHz까지 지원 가능하도록 하였다. Table 1은 설계한 초음파 펄서와 리시버의 설계 사양을 나타낸 것이며, 설계한 초음파 펄서/리시버 모듈의 블록 다이어그램을 Fig.
- 초음파 진단에서 사용되는 encoder가 보통 1000 pulse/rev 내외임을 고려해, A/B상을 검출할 수 있는 간단한 타입의 카운터 회로를 ADC 모듈에 설계했다. 펄스의 입력속도는 10 MHz 내외로 하고, 펄스 위치 재조정, 원점 설정 등의 명령은 ADC 모듈을 통해 전달받도록 설계했다.
- 검사 모드에 따라 선택이 가능한 trigger를 이용해 high voltage square pulse를 생성하고, 탐촉자의 특성에 맞도록 펄스 폭과, 전압 등의 설정옵션을 적용할 수 있도록 개발하였다. 피검체 내부를 진행한 후 탐촉자로 수신된 초음파 신호는 receiver 입력단의 limiter에 의해 high voltage pulse를 제거하도록 설계하였다. pre-amp를 통해서 1차 증폭을 수행하고 필터로 노이즈를 제거한 후 gain단에서 2차 증폭을 거치고 마지막으로 band pass filter(low pass, high pass) 필터를 통과한 아날로그 초음파 신호를 최종 출력단을 통해 출력할 수 있도록 설계하였다.
대상 데이터
- 본 연구에서는 원전 배관 자동 초음파검사 시스템 개발 연구를 수행하여 원자력발전소 배관 진단에 적용하기 위한 자동 초음파검사 시스템의 핵심요소 기술을 개발하였다. 개발된 핵심 요소기술은 다채널 자동 초음파 검사 시스템용 초음파 펄서/리시버와 디지털 변환장치, 주제어장치이다.
- 개발한 자동 초음파검사 장치용 8채널 초음파 펄서/리시버는 자체적으로 트리거를 발생할 수 없기 때문에 별도의 트리거 소스가 필요하다. 개발한 자동 초음파검사 장치의 main CPU보드는 엔코더의 위치신호에 따른 스텝거리를 계산하여 트리거를 생성하거나 소프트웨어적인 콜사인을 통해 트리거를 생성할 수 있지만, 실험의 간소화를 위해 자체적인 트리거 발생이 가능한 별도의 펄서/리시버를 사용했다.
- 12에 동일한 증폭범위에서 기존에 제작한 스파이크 펄스방식의 펄서/리시버와 새로 개발한스퀘어 펄스방식의 펄서/리시버를 사용해 수집한 초음파 신호의 패턴을 비교하였다. 그림의 위쪽이 350 V 스파이크 펄스 방식의 펄서/리시버를 이용해 수집한 신호이고, 아래쪽이 300 V 스퀘어 방식의 펄서/리시버를 이용해 수집한 신호이다. 가진(impulsing)을 수행한 전압이 낮음에도 불구하고 유사한 잡음 레벨에서 에코의 세기가 크고 오래 지속되는 것을 확인할 수 있다.
성능/효과
- 300 V, 300 ns 스퀘어펄스로 가진하고 PRF를 1 KHz, high pass filter를1 MHz, low pass filter를 20 MHz, Gain을 11 dB로 설정하고 수집한 A-scan 신호를 분석한 결과 노이즈로 인해 동일 위치에서의 신호오차는 ±1 mV 이내로 측정되었다.
- 그림의 위쪽이 350 V 스파이크 펄스 방식의 펄서/리시버를 이용해 수집한 신호이고, 아래쪽이 300 V 스퀘어 방식의 펄서/리시버를 이용해 수집한 신호이다. 가진(impulsing)을 수행한 전압이 낮음에도 불구하고 유사한 잡음 레벨에서 에코의 세기가 크고 오래 지속되는 것을 확인할 수 있다.
- 주파수 발생장치를 사용해 입력한 2 MHz 대역의 사인파와 5 MHz 초음파 탐촉자를 사용해 연강에 대해 실시한 저면 반사에코 수집 실험을 통해 디지털보드의 데이터 수집 성능이 1 mV 내외의 오차로 매우 정밀함을 확인하였다.
- 초음파 검사 시험을 통해 얻은 초음파 신호의 신호대 잡음비가 기존에 제작한 스파이크 펄스 방식의 단일 채널 초음파 펄서리시버에 비해 1.5배 이상 개선되었고, 주파수 필터링 특성이 설정치와 잘 일치함을 확인하였으며, 수집한 초음파 신호데이터 왜곡현상이 관찰되지 않는 것을 확인하였다.
후속연구
- 추후 초음파 펄서/리시버 보드와 디지털 보드의 통합을 통해 하나의 장치로 연동시킴과 함께 이전 연구에서 개발한 기구 구동 장치와 소프트웨어의 연동시험을 추가로 수행해야 할 것으로 판단되며, 설계 단계와 실험 단계에서 ASME 규정을 고려한 설계와 성능테스트를 실시하였으나, 통합된 시스템의 구축과 함께 ASME 규정의 최종적인 부합 여부 확인과 설계요건서의 보완과 시스템 디버깅이 따라야 할 것으로 사료된다.
- 14에 보였는데, 신호의 왜곡이나 손실없이 입력파를 정확히 수신하는 것을 확인할 수 있다. 충분한 논의와 추가적인 실험이 필요하지만, 초음파 펄서/리시버 보드와 디지털 보드 모두에서 목적한 성능의 개발에 매우 근접하여 성공한 것으로 판단되며, 계속해서 모션 제어와 동기화를 병행하며 신호수집성능을 점검하는 실험을 추가로 진행할 것이다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.