선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 현재 FED를 진공 패키징하기 위해 사용하고 있는 CRP 패키징 방법, 고온 실장 방법 등이 가지고 있는 단점을 보완하기 위하여, Anwrphous 실리콘 박막을 이용한 유리/유리 기판 간의 정전 열 접합을 이용하여 배기용 세관을 필요로 하지 않는 1인치급 tubdess packaged FED 패널을 제작하고자 하였다. 진공 내에서의 유리-유리 간 정전 열 접합공정을 이용하여 FED tubeless gckagin咚을 실현하고자 하는 시도는 단계적으로 시도되어 왔으며, 이의 기본 개념은 그림 2를 통하여 설명될 수 있다.
제안 방법
- 본 패널에서는 애노드 전압으로 300[V]을 인가하였으며, 게이트 전압은 80[V]를 인가하였다 그림 10은 발광하는 FED의 각 라인의 전류-전압 특성 곡선을 보여주고 있다. 또한 실장된 패널의 시간 변화에 따른 전류 특성을 조사하기 위하여 11시간 동안을 지속적으로 전압을 인가하여 전류의 변화를 측정하였다. 측정 전 FEA 에 0~100[V]의 전압을 몇 차례 주어 소자의 안정적인 방출을 고려하고 인가하였다.
- 패널 내부에 게터를 사용하였을 경우, 전압을 인가하여 발광하는 모습을 확인할 수 있었다. 또한 패널 내부의 안정성을 실험하기 위해 11시간 동안 게이트에 60[V]의 전압을 지속적으로 인가하여 전자 방출 특성을 분석하였다. 그 결과 약간의 측정 오차폭은 가지고 있으나 비교적 지속적인 전자 방출이 이루어지고 있음을 확인하였다.
- 유리/유리 접합상태는 양호하였으며, 진공도의 간접적인 측정에서 패널의 내부 진공도가 2시0「5[Toit] 이하임을 이론적 모델링으로 계산하였다. 또한 패널내부에게터를 사용하지 않았을 경우, 접합 전류-전압 특성을 날짜별로 조사하였고, 전류-전압 곡선과 Fowler-Nordheim 곡선을 그려 특성을 조사하여 보았다. 패널 내부에 게터가 없음으로 인해 시간이 지남에 따라 진공도가 악화되고 에미터의 손상으로 전자 방출 특성이 점점 오른쪽으로 shift되고 전자방출 전류도 작아지고 있음을 볼 수 있었다.
- 본 논문에서는 유리/유리기판의 정전 열 접합 방법을 이용하여 두께 4血1]인 1인치급 tubeless FED 패널을 제작하였다. 본 방법의 실장은 기존의 배기용 세관을 이용해 패키징하는 방법에 비해 약 150 배 높은 컨덕턴스를 가지고 있으며, 약 500배 이상의 패널 내부 진공도를 얻을 수 있다.
- 증착 조건은 앞서 설명한 표 2에서 보여 주는 바와 같다. 실리콘 박막이 증착되어진 패널은 본 실험실에서 고유하게 제작되어진 진공 챔버내에서정전 열 접합을 수행하였다. 그림 7은 lxlO45 [Torr] 의 고진공 또는 가스분위기에서 정전 열 접합을 수행할 수 있으며 5인치급 기판까지 접합 가능하도록 설계된 장비의 단면도이다.
- ITO와 실리콘과는 결합 상태가 좋지 않기 때문에 cuffer layer로서 실리콘 증착시 10[%]의 산소를 주입하여 SiQ를 얇게 증착하였다. 실리콘 박막이 증착된 면과 다른 유리기판과 정렬을 한 후 가열하였다. 가 되었을 때 유리기판에는 250[V]의 음극을 인가하고, 증착한 실리콘 박막에는 양극을 인가하였다.
- 본 방법의 실장은 기존의 배기용 세관을 이용해 패키징하는 방법에 비해 약 150 배 높은 컨덕턴스를 가지고 있으며, 약 500배 이상의 패널 내부 진공도를 얻을 수 있다. 유리/유리 접합상태는 양호하였으며, 진공도의 간접적인 측정에서 패널의 내부 진공도가 2시0「5[Toit] 이하임을 이론적 모델링으로 계산하였다. 또한 패널내부에게터를 사용하지 않았을 경우, 접합 전류-전압 특성을 날짜별로 조사하였고, 전류-전압 곡선과 Fowler-Nordheim 곡선을 그려 특성을 조사하여 보았다.
- 이상과 같은 공정으로 6[mm] 배기홀을 가지고 FED 패널을 제작하였으며 이를 tubeless 진공 실장 하기 위하여 배기홀 주변에 흐卜부 패널의 전극으로 사용되어질 ITO층과 접합을 위한 실리콘 층을 증착하였다. 증착 조건은 앞서 설명한 표 2에서 보여 주는 바와 같다.
- 하지만 아르곤과 질소와 같은 분위기 가스를 이용함으로써 산화의 경향을 줄일 수 있었다. 전극 라인이 형성되어진 패널의 하판에 Indium을 바르고 FEA를 정렬한 후 250[莒]의 오븐에서 접합하였다. 패널의 하판에 접합되어진 FEA는 wire-bon(如r를 이용하여 cathocte line과 gate line을 연결하였다.
- 정전 열 접합 방법에 의해 제작 되어진 패널의 전류-전압 특성을 조사하여 보았다.
- 정전 열 접합 방법에 의해 제작된 패널에 대해 전압을 인가하여 전자 방출 특성을 조사하여 보았다. 그림 9는 형광체가 도포되어 있는 tubeless FED 패널의 발광 사진이다.
- 제작된 양극과 음극의 기판을 정렬하고 패널을 제작하기 위하여, 유리프릿으로 실장 라인을 형성하였다.
- 21面]의 산화막을 형성시켰고, 게이트 전극으로서 크롬을 RF-si恩tter에 의해 4, 000[A] 증착하였다. 증착 후 emitter의 홀을 define 하고 RIE에 의해 게이트와 절연체를 에칭하였다. 홀을 제작하고 알루미늄을 증착하였으며 Mo를 증착 후 알루미늄을 lift-off 시킴으로써 FEA刼를 제작하였다[5].
- 측정 전 FEA 에 0~100[V]의 전압을 몇 차례 주어 소자의 안정적인 방출을 고려하고 인가하였다. 측정은 게이트에 60[V] 전압을 45분 동안 ON하고 15분 동안 OFF하고 다시 전압을 인가하는 방식을 이용하였다. 그림 11은 이러한 방식에 의해 측정된 그래프이다.
- 증착 후 emitter의 홀을 define 하고 RIE에 의해 게이트와 절연체를 에칭하였다. 홀을 제작하고 알루미늄을 증착하였으며 Mo를 증착 후 알루미늄을 lift-off 시킴으로써 FEA刼를 제작하였다[5].
대상 데이터
- 이후 게터를 활성화하기 위하여 온도를 450[笆]로 올리고 다시 30분을 유지하였다. 본 실험에서 사용한 게터는 두께 100 [硕, 5[mm] 넓이의 철(Fe)심에 바륨(Ba)과 타이타늄 (Ti)과 같은 흡착 물질이 양면에 각각 5O0n]씩 코팅되어져 있으며 다시 표면에는 옥사이드가 수십 [A] 으로 코팅되어져 있다. 이를 활성화 시키면 표면의 옥사이드 성분이 게터 내부로 흡수되면서 외부의 물질을 흡착한다.
- 에 나타내었다. 본 실험에서는 rro가 코팅되어 있는 소다라임 #0080 유리기판을 사용하였다. 그림 3 은 각각의 유리 기판을 접합하기 위한 기본 set-up 이다
- 진공 내에서의 유리-유리 간 정전 열 접합공정을 이용하여 FED tubeless gckagin咚을 실현하고자 하는 시도는 단계적으로 시도되어 왔으며, 이의 기본 개념은 그림 2를 통하여 설명될 수 있다. 실험은 유리프릿을 이용해 6[曲]의배기홀을 가지고 있는 6x6[cm] 크기의 패널을 제작한 후 진공분위기에서 정전열 접합으로 배기홀을 밀봉함으로서 실장하는 방법이대2-4].
성능/효과
- 절단된 유리기판쌍의 접합 계면을 관찰하였다(그림 4 (b)). (3), 000배의 SEM 관찰 결과 접합 계면에서의 불완전성은 관찰되지 않았으며, 인장응력기에 의해 측정한 접합 강도도 유리의 bulk 파괴 강도 이상으로 나타났다.
- 또한 패널 내부의 안정성을 실험하기 위해 11시간 동안 게이트에 60[V]의 전압을 지속적으로 인가하여 전자 방출 특성을 분석하였다. 그 결과 약간의 측정 오차폭은 가지고 있으나 비교적 지속적인 전자 방출이 이루어지고 있음을 확인하였다. 이상과 같은 결론으로 정전 열 접합을 이용한 FED 패키징 방법은 가능하며 다른 진공 소자의 패키징에도 응용 가능하리라 생각된다.
- 제작하였다. 본 방법의 실장은 기존의 배기용 세관을 이용해 패키징하는 방법에 비해 약 150 배 높은 컨덕턴스를 가지고 있으며, 약 500배 이상의 패널 내부 진공도를 얻을 수 있다. 유리/유리 접합상태는 양호하였으며, 진공도의 간접적인 측정에서 패널의 내부 진공도가 2시0「5[Toit] 이하임을 이론적 모델링으로 계산하였다.
- 그 이유는 여러 가지로 추정된다. 첫째, 유리프릿을 이용하여 실장라인을 형성하는 과정에서 유리기판 위에 크롬으로 증착된 게이트와 캐소드 라인이 산화되어 높은 저항을 가지게 되므로 인가 전압의 전압 강하가 예상된다. 둘째, 패널 내부에 게터를 장착하지 않아 마이크로 리크(micro leak)와 전자 방출에 의한 outgasing으로 안정적인 진공 분위기를 유지시켜 주지 못흐}는 것으로 추측된다.
후속연구
- 그 결과 약간의 측정 오차폭은 가지고 있으나 비교적 지속적인 전자 방출이 이루어지고 있음을 확인하였다. 이상과 같은 결론으로 정전 열 접합을 이용한 FED 패키징 방법은 가능하며 다른 진공 소자의 패키징에도 응용 가능하리라 생각된다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.