[논문]<tex>$0.18{\\mu}m$</tex> CMOS 저 잡음 LDO 레귤레이터

한상원; 김종식; 원광호; 신현철

초록
AI-Helper

본 논문은 CMOS RFIC 단일 칩을 위한 Bandgap Voltage Reference와 이를 포함한 저 잡음 Low Dropout (LDO) Regulator 회로에 관한 것이다. 저 잡음을 위해 Bandgap Voltage Reference에 사용된 BJT 다이오드의 유효면적을 증가시켜야 함을 LDO의 잡음해석을 통해 나타내었다. 이를 위해 다이오드를 직렬 연결하여 실리콘의 실제면적은 최소화 하면서 다이오드의 유효면적을 증가시키는 방법을 적용하였고, 이를 통해 LDO의 출력잡음을 줄일 수 있음을 확인하였다. $0.18{\mu}m$ CMOS 공정으로 제작된 LDO는 입력전압이 2.2 V 에서 5 V 일때 1.8 V의 출력전압에서 최대 90 mA의 전류를 내보낼 수 있다. 측정 결과 Line regulation은 0.04%/V 이고 Load regulation은 0.45%를 얻었으며 출력 잡음 레벨은 100 Hz와 1 kHz offset에서 각각 479 nV/$^\surd{Hz}$와 186 nV/$^\surd{Hz}$의 우수한 성능을 얻었다.

Abstract ▼ AI-Helper

This paper presents a low-noise low-dropout linear regulator that is suitable for on-chip integration with RF transceiver ICs. In the bandgap reference, a stacked diode structure is adopted for saving silicon area as well as maintaining low output noise characteristic. Theoretical analysis for suppo...

This paper presents a low-noise low-dropout linear regulator that is suitable for on-chip integration with RF transceiver ICs. In the bandgap reference, a stacked diode structure is adopted for saving silicon area as well as maintaining low output noise characteristic. Theoretical analysis for supporting the approach is also described. The linear regulator is fabricated in $0.18{\mu}m$ CMOS process. It operates with an input voltage range of 2.2 V - 5 V and provide the output voltage of 1.8 V and the output current up to 90 mA. The measured line and load regulation is 0.04%/V and 0.46%, respectively. The output noise voltage is measured to be 479 nV/$^\surd{Hz}$ and 186 nV/$^\surd{Hz}$ from 100 Hz and 1 kHz offset, respectively.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 LDO 출력잡음특성에 대한 이론적인 해석과 이를 바탕으로 저 잡음 Linear Regulator의 설계, 제작, 측정 결과를 제시하고자 한다.

제안 방법

與~ Ms 과 는 OPAMP를 구성하고 以으며, 충분히 높은 전압이득과 위상여유을 갖도록 설계되었다. BGRe 1.1 mA의 전류를 소모하고, Regulator는 무 부하 조건에서 0.1 nA의 전류를 소모하며 허용 출력 전류 범위 내에서 안정된 1.8 V의 전압을 유지하도록 설계했다. 출력전압 Voute 설계된 BGR과 LCO RegEator의 특성에 큰 영향을 주지 않으면서 田와 Rg의 비 율을 바꾸어 Vref~(Vdd~Vds.
본 논문에서는 0.18 pm CMOS공정을 이용하여 RF 집적회로용 On-chip Linear Regulator를 설계하였다. 제안된 Stack 다이오드 구조를 적용한 BGRe 적은 다이오드 면적을 사용하면서 낮은 출력잡음특성을 가지고 있다.

데이터처리

표 1에 제안된 LDO Regulator의 성능을 요약하였고, 기존에 발표된 Regulator의 결과와 성능을 비교하고 있다.

성능/효과

Regulator의 출력전류의 양을 가변저항을 이용해 수 mA에서 수백 m厶까지 변화시켰을 때, Regulator의 안정된 출력조건은 그림 9(b)와 같이 L8 V / 90 mA까지 측정되었다. Load Regulation의 시뮬레이션 결과와 측정결과는 90 mA의 부하전류 조건에서 각각 0.185 %와 1.05 %이며, 50 nA의 부하전류 조건에서는 각각 0.064 %와 0.46 %의 결과를 얻었다,
예를 들어, 필요한 M이 10, 000일 때 식(3)에 의하면 Ml 과 M2를 각각 100으로 설정한 것과 같은 효과를 얻을 수 있는 것이다. 이와 같은 결과는 Regulator의 출력잡음특성을 우수하게 유지하면서 동시에 사용된 다이오드의 면적을 50배 만큼 줄일 수 있다는 것을 보여준다.
제작된 칩의 전체 면적은 282x250 un?이며, BGR Blocke 181x250 pm2, Regulator Blocke 101x250 皿『이다. 제안된 Stack 다이 오드 구조의 Block Area는 172><29 pm2 로 기존의 Linear Regulator구조에 비해 작은 면적을 차지하고 있다.
제안된 Stack 다이오드 구조를 적용한 BGRe 적은 다이오드 면적을 사용하면서 낮은 출력잡음특성을 가지고 있다. 측정된 출력잡음전압은 100 Hz와 1 KHz offset에서 각각 479 nV/、/Hz 와 186 nV/、/Hz이며, Line Regulation 과 Load Regulatione 각각 0.04 %/V와 0.46 %가 측정 되 었다. 또한 2.

참고문헌 (6)

S. K. Lau, P. K. T. Mok, and K. N. Leung, "A Low-Dropout Regulator for SoC with Q Reduction," IEEE J. Solid-State Circuit, vol. 42, no. 3, pp. 658-664, Mar. 2007

상세보기
V. Gupta and G. A. Rincon-Mora, "A 5mA 0.6mm CMOS Miller-Compensated LDO Regulator with -27dB Worst-Case Power-Supply Rejection Using 60pF of On-Chip Capacitance, in IEEE Int. Solid-State Cir. Conf. Dig. Tech. Papers, pp. 520-521, Feb. 2007
J. J. Chen, F. C. Yang, C. M. KW1g, B. P. Lai, and Y. S Hwang, "A capacitor-free fast-transient-response LDO with dual-loop controlled paths," in Proc. IEEE Asian Solid-State Circuits Conference, pp. 364-367, Nov. 2007
K. N. Leung and P. K. T. Mok, "A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency compensation," IEEE J. Solid- State Circuits, vol. 38, no. 10, pp. 1691-1702, Oct. 2003

상세보기
Y. Wu, V. Aparin, "A monolithic low phase noise 1.7GHz CMOS VCO for zero-IF cellular CDMA receivers," in IEEE Int. Solid-State Cir. Conf. Dig. Tech. Papers, pp. 396-397, Feb. 2004
B. Razavi, Design of Analog CMOS Intergrated Circuits, New York: McGraw-Hill, 2001

이 논문을 인용한 문헌

저자의 다른 논문 :

LOADING...

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

$0.18{\\mu}m$ CMOS 저 잡음 LDO 레귤레이터
A Low-Noise Low Dropout Regulator in $0.18{\\mu}m$ CMOS 원문보기

초록
AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약
AI-Helper

문제 정의

제안 방법

데이터처리

성능/효과

참고문헌 (6)

이 논문을 인용한 문헌

저자의 다른 논문 :

연구과제 타임라인

관련 콘텐츠

원문 보기

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

$0.18{\\mu}m$ CMOS 저 잡음 LDO 레귤레이터 A Low-Noise Low Dropout Regulator in $0.18{\\mu}m$ CMOS 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

데이터처리

성능/효과

참고문헌 (6)

이 논문을 인용한 문헌

저자의 다른 논문 :

김종식 (5) 원광호 (8) 신현철 (31)

연구과제 타임라인

전체(0) 논문(0) 특허(0) 보고서(0)

전체(0) 논문(0) 특허(0) 보고서(0)

관련 콘텐츠

원문 보기

원문 URL 링크

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

$0.18{\\mu}m$ CMOS 저 잡음 LDO 레귤레이터
A Low-Noise Low Dropout Regulator in $0.18{\\mu}m$ CMOS 원문보기

초록
AI-Helper

AI 본문요약
AI-Helper