선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- ADC(analog-to-digital converter)나 DAC(digital-toanalog converter)와 같은 집적 정보 습득 회로의 정밀도는 궁극적으로 회로의 공급 전압이나 작동 온도 범위에 따른 기준 전압의 정확함에 의해 제한된다. 따라서 본 연구에서는 기본 CMOS 공정을 사용하여, 온도 및 공급 전압에 독립적인 전류 기준 회로를 제안하였다. 제안된 회로는 온도에 증가하는 전류 성분 및 감소하는 전류 성분을 적절히 보상하여 설계함으로써, 온도 및 공급 전압의 변화에 따른 전류 변화를 최소화하였다.
- 본 연구에서는 공급 전원뿐만 아니라 온도와 무관한 독립적인 전류를 생성하는 전류 레퍼런스 회로를 제안하였으며, 온도 변화에 둔감한 2단 CMOS 연산 증폭기를 설계하였다. 또한 이 회로는 데이터 변환기 등에 사용되는 비교기 및 연산 증폭기의 바이어스 전류로 응용되거나 메모리 등에 전류 레퍼런스로 칩 상에 함께 응용될 수 있도록 설계되어졌다.
제안 방법
- Table. 1에 일반적인 2단 CMOS 연산 증폭기 및 제안된 2단 CMOS 연산 증폭기 특성들에 대한 결과를 정리하였다. Table.
- 측정 결과 화면에 표시되는 온도와 온도계에 표시되는 온도 사이의 오차는 약 5%로 나타났다. AC, DC 생성기를 통해서 신호를 입력하고 디지털 오실로스코프를 이용해서 출력 신호를 측정하였다.
- 신호를 측정하기 위해서 hot chuck 위에 칩을 위치시키고 진공 펌프(vaccum tube)를 사용하여 칩과 hot chuck의 간격을 줄여서 최소한의 열잡음을 갖도록 하였다. hot chuck의 정확한 온도를 측정하기 위해서 hot plate에 표시되는 온도 이외에 따로 열전대(thermocouple)를 사용하여 shield box 내부의 실온을 측정하였다. 측정 결과 화면에 표시되는 온도와 온도계에 표시되는 온도 사이의 오차는 약 5%로 나타났다.
- 그리고 IDEC(integrated circuit design education center) MPW(multi-project wafer)의 0.35 µm 2-poly 4-metal CMOS 표준 공정을 통하여 제작하고, 그 특성을 측정하였다.
- 측정에 앞서 먼저 제작된 회로의 특성을 측정하기 위해서 내부 온도를 유지할 수 있는 shield box를 설계하였고, PCB(printed circuit board)는 hot plate의 크기, shield box의 모양을 고려하여 T자 형태로 구성하였다. 그리고 제작된 칩의 온도 영향을 최대한 줄이기 위해서 PCB의 크기를 최적화하였다.
- 제안된 회로는 온도에 증가하는 전류 성분 및 감소하는 전류 성분을 적절히 보상하여 설계함으로써, 온도 및 공급 전압의 변화에 따른 전류 변화를 최소화하였다. 또한 이를 검증하기 위해 제안된 바이어스 회로를 사용한 2단 CMOS 연산증폭기를 설계하였다. 제안된 회로는 HSPICE로 모의 실험을 수행하였고 바이어스회로는 약 −150 ppm/℃의 온도 계수를 보였다.
- 또한 제안된 회로는 0.35 µm 2-poly 4-metal CMOS 표준공정을 사용하여 회로를 제작하고, 측정 환경을 조성하여, 그 특성을 측정하였다.
- 8은 측정 시스템의 전체 모습을 나타낸다. 신호를 측정하기 위해서 hot chuck 위에 칩을 위치시키고 진공 펌프(vaccum tube)를 사용하여 칩과 hot chuck의 간격을 줄여서 최소한의 열잡음을 갖도록 하였다. hot chuck의 정확한 온도를 측정하기 위해서 hot plate에 표시되는 온도 이외에 따로 열전대(thermocouple)를 사용하여 shield box 내부의 실온을 측정하였다.
- 제작된 칩에서 일반적인 바이어스 회로를 가진 2단 CMOS 연산 증폭기와 본 연구에서 제안한 바이어스 회로를 가진 2단 CMOS 연산 증폭기의 동작을 비교하기 위해서 동일한 종횡비(aspect ratio)를 가진 2단 연산증폭기를 구현하였다. 제안된 칩에서 발생할 수 있는 래치업(latch-up)문제를 고려하여 contact을 이용해 guard ring을 만들었다.
- 따라서 본 연구에서는 기본 CMOS 공정을 사용하여, 온도 및 공급 전압에 독립적인 전류 기준 회로를 제안하였다. 제안된 회로는 온도에 증가하는 전류 성분 및 감소하는 전류 성분을 적절히 보상하여 설계함으로써, 온도 및 공급 전압의 변화에 따른 전류 변화를 최소화하였다. 또한 이를 검증하기 위해 제안된 바이어스 회로를 사용한 2단 CMOS 연산증폭기를 설계하였다.
- 5는 제안한 회로의 레이아웃이다. 제작된 칩에서 일반적인 바이어스 회로를 가진 2단 CMOS 연산 증폭기와 본 연구에서 제안한 바이어스 회로를 가진 2단 CMOS 연산 증폭기의 동작을 비교하기 위해서 동일한 종횡비(aspect ratio)를 가진 2단 연산증폭기를 구현하였다. 제안된 칩에서 발생할 수 있는 래치업(latch-up)문제를 고려하여 contact을 이용해 guard ring을 만들었다.
- 다음으로 설계를 바탕으로 하여 제작된 회로를 측정하였다. 측정에 앞서 먼저 제작된 회로의 특성을 측정하기 위해서 내부 온도를 유지할 수 있는 shield box를 설계하였고, PCB(printed circuit board)는 hot plate의 크기, shield box의 모양을 고려하여 T자 형태로 구성하였다. 그리고 제작된 칩의 온도 영향을 최대한 줄이기 위해서 PCB의 크기를 최적화하였다.
데이터처리
- 또한 이 회로는 데이터 변환기 등에 사용되는 비교기 및 연산 증폭기의 바이어스 전류로 응용되거나 메모리 등에 전류 레퍼런스로 칩 상에 함께 응용될 수 있도록 설계되어졌다. 제안한 2단 CMOS 연산 증폭기는 Synopsys 사의 HSPICE를 사용하여 모의실험하였다. 그리고 IDEC(integrated circuit design education center) MPW(multi-project wafer)의 0.
성능/효과
- Table. 4.1에서 확인할 수 있듯이 제안된 회로는 기존 회로 대비 온도 계수가 향상됨을 확인할 수 있으며 다른 특성들은 거의 동일함을 알 수 있다.
- 공급 전원의 ± 10 % 변화에 대해서 출력되는 2단 CMOS 연산 증폭기의 개방 루프 이득은 약 0.73 dB의 변화를 보이고 있다.
- 한편 기존의 레퍼런스 회로에서는 채널 길이 변화 현상(channel length modulation) 문제와 MOS 다이오드가 공급 전원에 대해서 완전히 독립적이지는 못한 이유로 인해 공급 전원이 증가함에 따라 전류도 조금씩 변화하는 경향을 보이는 문제가 있다. 그러나 제안하는 회로에서는 MP10과 MP11에 흐르는 전류가 함께 변하여 거의 동일한 정도로 영향을 미치기 때문에 그 차이 값은 크지 않으며 결과적으로 공급 전원 변화로 인한 영향을 최소화 할 수 있다.
- 051 dB/℃보다 주어진 온도에서 안정된 개방 루프 이득을 제공한다. 또한 모의 실험결과에 비해 측정값이 대체적으로 낮은 이득을 보이고 있는데 이는 Fig. 4의 소스 저항(source resistance)의 저항 값을 따로 측정한 결과 설계된 값보다 더욱 크게 나타났으며 이로 인하여 전류값이 낮아진 영향이라 할 수 있다. 그러나 그 차이는 크지 않으며 온도 계수에 있어서도 모의 실험 결과와 측정값은 거의 일치했다.
- 모의 실험 결과를 바탕으로 전체 바이어스 회로의 기준 전압의 온도 계수는 약 −150 ppm/℃의 온도 계수를 나타내었다.
- 모의 실험을 통해 측정된 온도 계수는 일반적인 연산 증폭기와 제안한 연산 증폭기 각각 −0.047 dB/℃와 −0.014 dB/℃이다.
- 제안된 회로는 HSPICE로 모의 실험을 수행하였고 바이어스회로는 약 −150 ppm/℃의 온도 계수를 보였다.
- hot chuck의 정확한 온도를 측정하기 위해서 hot plate에 표시되는 온도 이외에 따로 열전대(thermocouple)를 사용하여 shield box 내부의 실온을 측정하였다. 측정 결과 화면에 표시되는 온도와 온도계에 표시되는 온도 사이의 오차는 약 5%로 나타났다. AC, DC 생성기를 통해서 신호를 입력하고 디지털 오실로스코프를 이용해서 출력 신호를 측정하였다.
- 73 dB의 변화를 보이고 있다. 측정값이 공급 전압증가에 따라 더욱 낮은 공급 전원 전압 의존성을 나타내었고(약 1.106 dB/V) 그 편차는 크지 않았다.
후속연구
- 본 연구에서는 공급 전원뿐만 아니라 온도와 무관한 독립적인 전류를 생성하는 전류 레퍼런스 회로를 제안하였으며, 온도 변화에 둔감한 2단 CMOS 연산 증폭기를 설계하였다. 또한 이 회로는 데이터 변환기 등에 사용되는 비교기 및 연산 증폭기의 바이어스 전류로 응용되거나 메모리 등에 전류 레퍼런스로 칩 상에 함께 응용될 수 있도록 설계되어졌다. 제안한 2단 CMOS 연산 증폭기는 Synopsys 사의 HSPICE를 사용하여 모의실험하였다.
- 35 µm 2-poly 4-metal CMOS 표준공정을 사용하여 회로를 제작하고, 측정 환경을 조성하여, 그 특성을 측정하였다. 측정 결과 제안된 회로는 일반 CMOS 공정을 변화 없이 다른 디지털 및 아날로그 회로에 동시에 집적이 가능하며, 데이터 변환기, 메모리, 배터리 전압 판단기 등의 시스템 회로에 온-칩으로 응용될 수 있다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.