$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

반도체 자동화 생산을 위한 실시간 일정계획 시스템 재 구축에 관한 연구 : 300mm 반도체 제조라인 적용 사례
Real-Time Scheduling System Re-Construction for Automated Manufacturing in a Korean 300mm Wafer Fab 원문보기

지능정보연구 = Journal of intelligence and information systems, v.15 no.4, 2009년, pp.213 - 224  

최성우 (호서대학교 사회과학대학 경영학과) ,  이정승 (호서대학교 사회과학대학 경영학과)

초록
AI-Helper 아이콘AI-Helper

본 연구는 국내 300mm 웨이퍼를 이용하여 반도체 제품의 제조라인을 대상으로 수행 되었던 자동화 생산을 위한 일정계획 시스템 재 구축 프로젝트에 관한 내용이다. 본 프로젝트의 주요 목적은 반도체 제조라인 내의 세정, 확산, 포토, 증착과 같은 주요공정들을 대상으로 효율적인 일정계획 수립 알고리듬을 개발하고 그것을 실시간 일정계획 시스템에 구현함으로써 반도체 제조라인의 자동화 생산률을 향상시키는 것이다. 본 논문에서는 여러가지 주요 공정들 중 제한된 대기시간 제약과 배치공정의 특성이 존재하는 세정과 확산으로 이루어진 연속공정 구간을 대상으로 개발된 일정계획 알고리듬과 실시간 일정계획 시스템의 개발에 대한 내용에 초점을 두었다. 일정계획 시스템 재 구축 프로젝트가 시작 될 시점에 세정과 확산 공정의 자동화 생산률은 각각 50%와 10% 정도 였으나, 프로젝트 수행 완료 후에는 각각 91%와 83% 까지 자동화 생산률이 향상 되었다. 자동화 생산률의 향상은 작업자의 인건비 절감, 생산성의 향상, 지속적이고 편차 없는 생산을 의미한다.

Abstract AI-Helper 아이콘AI-Helper

This paper describes a real-time scheduling system re-construction project for automated manufacturing at a 300mm wafer fab of Korean semiconductor manufacturing company. During executing this project, for each main operation such as clean, diffusion, deposition, photolithography, and metallization,...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 따라서, 본 연구에서는 국내 반도체 제조라인을 대상으로 실제 수행되었던 실시간 일정계획 시스템의 재구축 프로젝트를 통하여 개발 되었던 대기시간 제약과 배치 공정이 존재하는 세정과 확산으로 이루어진 연속공정의 일정계획 방법론과 개발된 방법론의 현장 적용 결과를 보여줄 것이다.
  • 본 연구는 국내의 실제 300mm 웨이퍼 반도체 제조 라인에서 제한 된 대기시간 제약과 배치공정의 특성이 존재하는 세정과 확산으로 이루어진 연속 공정 구간을 대상으로 효율적인 일정계획 방법론을 개발하고 그것의 구현과 효과에 관한 내용을 다루었다. 개발 된 일정계획 방법론은 실제 반도체라인에 구현되었으며, 자동화 생산률을 현저히 상승시키는 효과를 거두었다.
  • 앞서 설명한 바와 같이, 본 연구는 세정과 확산의 연속공정 구간(첫 번째 공정 : 세정, 두 번째 공정 : 확산)의 일정계획(스케쥴링) 방법론 개발과 구현을 통한 자동화 생산률의 향상을 최종 목표로 한다. 세정과 확산으로 이루어진 연속 공정 구간은 다음과 같은 특징이 있다.

가설 설정

  • 1.5) 재공의 속성 기준으로 동일한 조건의 재공이 2개 이상일 경우, 임의의 순서대로 정렬한다.
  • 2) 어떤 공정(설비)에서도 공정이 시작 된 후 본 공정(재공)이 완료되기 전 공정을 멈추고 다른 공정(재공)이 설비에 투입될 수 없다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
반도체 산업에서 국내 반도체 회사들의 경쟁우위 확보를 위해 필요한 것은 무엇인가? 이와 같이 차세대 국가 핵심 산업인 반도체 산업에서, 국내 반도체 회사들이 선진 외국 반도체 회사들에 비해 경쟁우위 확보와 유지를 위해서는 기술적인 개발을 통한 기술 우위와 더불어 생산비용절감, 수율 향상, 생산성 향상, 납기 준수, 지속적이고 안정적인 생산을 실현 할 수 있는 고도의 생산운영 방법이 필요하다.
반도체가 핵심부품인 이유는 무엇인가? 반도체를 이용하여 대용량의 정보를 저장할 수 있는 대용량 메모리와 다양한 전자제품들의 기능들을 하나의 반도체 Chip에 통합, 구현하는 디지털 컨버전스 기술은 전자산업, 의료기기산업, 자동차산업, 기계 제작산업 등의 다양한 분야에서의 핵심부품인 동시에 핵심 기술로써 디지털 강대국들의 명실상부한 차세대 핵심 산업으로 여겨지고 있다. 한편, 한국의 반도체 산업을 이끌어 가는 S사와 H사는 세계 반도체 시장의 높은 점유율 차지하고 있어, 반도체 산업은 명실상부한 한국의 국가핵심 산업이다.
세정과 확산으로 이루어진 연속 공정 구간의 특징은 무엇인가? 첫째, 각각의 세정과 확산 공정에는 복수의 동일 설비들이 존재한다. 둘째, 첫 번째 세정 공정이 완료 된 재공은 제품 타입 혹은 공정 조건(Recipe)에 따라 미리 정해져 있는 일정 시간 내에 두 번째 확산 공정을 시작해야 한다. 이는 세정 공정 이후 오랜 시간이 지남에 따라 자연산화 막이 형성 되고 공기 중에 있는 먼지(Particle)가 웨이퍼(Wafer) 표면에 내려앉아 불량률을 높이는 원인이 되기 때문에 존재하는 매우 중요한 제약 조건이 된다. 셋째, 두 번째 공정인 확산 공정은 공정조건(Recipe)이 동일한 복수개의 재공을 동시에 진행 할 수 있는 배치공정의 특징을 보유한다. 배치 공정만을 고려해 보았을 때 최대한 많은 재공(각 설비의 배치 사이즈만큼)을 하나의 배치로 구성 한 뒤 공정을 수행하는 것이 생산성 측면에서 보다 유리하다.
질의응답 정보가 도움이 되었나요?

참고문헌 (15)

  1. Duenyas, I., J. W. Fowler, and L. W. Schruben, "Planning and scheduling in Japanese semiconductor manufacturing", Journal of Manufacturing Systems, Vol.13, 1994, 323-332. 

  2. Fowler, J., G. L. Hogg, and D. T. Phillips, "Control of multiporduct bulk service diffusion/oxidation processes", IIE Transactions, Vol.24(1992), 84-96. 

  3. Glassey, C. R. and M. C. G. Resende, "A scheduling rule for job release in semiconductor fabrication", Operations Research Letters, Vol.7(1988), 213-217. 

  4. Glassey, C. R. and W. W. Weng, "Dynamic batching heuristic for simultaneous processing," IEEE Transactions on Semiconductor Manufacturing", Vol.4(1991), 77-82. 

  5. Graves, S. C., H. C. Meal, D. Stefek, and A. H. Zeghmi, "Scheduling of re-entrant flow shops", Journal of Operations Management, Vol.3(1983), 1438-1483. 

  6. Kim, Y-D., D-H. Lee, and J-U. Kim, "A simulation study on lot release control, mask scheduling, and batch scheduling in semiconductor wafer fabrication facilities", Journal of Manufacturing Systems, Vol.17(1998a), 107-117. 

  7. Kim, Y-D., J-U. Kim, S-K. Lim, and H-B. Jun, "Due-date based scheduling and control policies in a multiproduct semiconductor wafer fabrication facility", IEEE Transactions on Semiconductor Manufacturing, Vol.11(1998b), 155-164. 

  8. Lee, Y. H., K. Bhaskaran, and M. Pinedo, "A heuristic to minimize the total weighted tardiness with sequence-dependent setups", IIE Transaction, Vol.29(1997), 45-52. 

  9. Lin, J. T., F. K. Wang, and P. C. Kuo, "A parameterized-dispatching rule for a logic IC sort in a wafer fabrication", Production Planning and Control, Vol.16(2005), 426-436. 

  10. Lou, S. X. C. and P. W. Karger, "A robust production control policy for VLSI wafer fabrication," IEEE Transactions on Semiconductor Manufacturing, Vol.2(1989), 159-164. 

  11. Min, H. S. and Y. Yih, "Selection of dispatching rules on multiple dispatching decision points in real-time scheduling of a semiconductor wafer fabrication system", International Journal of Production Research, Vol.42(2003), 3932-3941. 

  12. Robinson, J. K., J. W. Fowler, and J. F. Bard, "Use of upstream and downstream information in scheduling semiconductor batch operations", International Journal of Production Research, Vol.33(1995), 1849-1869. 

  13. Uzsoy, R., C. Y. Lee, and L. A. Martian-Vega, "A review of production planning and scheduling models in the semiconductor industry. Part II : Shop-floor control", IIE Transaction, Vol.26(1994), 44-55. 

  14. Yoon, H. J. and D. Y. Lee, "Deadlock-free scheduling of photolithography equipment in semiconductor fabrication", IEEE Transactions on Semiconductor Manufacturing, Vo.17(2004), 42-54. 

  15. Wein, L. M., "Scheduling semiconductor wafer fabrication", IEEE Transactions on Semiconductor Manufacturing, Vol.1(1988), 115-130. 

저자의 다른 논문 :

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로