[논문]FPGA를 이용한 영상처리 구동을 위한 정합모듈 설계

정성혁; 김정태

doi:10.6109/jkiice.2010.14.9.2071

FPGA를 이용한 영상처리 구동을 위한 정합모듈 설계
Design of Interface Module for Driving of Image Processing Using FPGA 원문보기

한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences, v.14 no.9, 2010년, pp.2071 - 2077

정성혁 (한백전자) , 김정태 (목원대학교)

초록
AI-Helper

본 논문에서는 이미지 센서와 외부의 구성요소 들과의 정합 모듈을 FPGA(Field Programmable Gate Array)를 사용하여 설계하였다. 일반적으로, 저준위 이미지의 데이터를 동기화하기 위하여 SRAM이 요구된다. 본문에서는 신호와 픽셀 단위의 크기를 가진 이미지 신호를 동기화하기 위하여 FPGA를 사용하여 인터페이스의 정합 모듈을 설계함을 목적으로 한다. 본 논문에서는 픽셀 단위로 구현함으로써 고화질의 이미지를 얻을 수 있다. 사용한 이미지 센서와 TFT-LCD의 동작 주파수는 각각 50MHz와 6.5MHz이다. 또한, 구현한 대부분의 제어부는 FPGA에 내장되어 있고 Altera사의 Quartus II 저작도구를 사용하였으며, 설계된 논리 게이트의 수는 33,216 개다.

Abstract ▼ AI-Helper

Interface modules design between image sensor and external components are designed by FPGA (Field Programmable Gate Array) in this paper. Generally speaking, to satisfy synchronization for the poor quality data in image, SRAM is needed. To receive synchronization signal and image signal data with pixel dimension, the proposed interface logic technique is implemented. From the proposed technique, we can obtain more clear screen by implementing with pixel dimension. Operating frequency of image sensor and that of TFT-LCD are 50MHz and 6.5MHz, respectively. Most of control logic functions are embedded in FPGA. The designed logic gate counter has 33,216 and is designed by Quartus II.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

따라서 본 논문에서는 영상 데이터의 처리과정에서 발생할 수 있는 설계상의 문제점과 이를 표현하기 위한 최적의 알고리즘을 제시하고 있다. 본 논문에서 제시하는 하드웨어 구조는 이미지 센서를 통해 입력 받은 영상 데이터와 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)로 표현되는 데이터의 흐름에서 발생되는 영상 데이터의 제어를 좀 더 쉽게 할 수 있는 구조이다.
본 논문에서는 3장에서 보인바와 같이 시스템의 규격을 정하고 기능별로 기능을 검증한 후에 이미지 센서로부터 입력받는 영상 데이터 및 동기 신호와 TFT-LCD로 출력되는 영상 데이터 및 동기 신호를 측정해 보았다. 입력되는 이미지 데이터 및 동기 신호는 이미지 센서의 파형 정의 부분에서 나오는 것과 데이터 구조가 일치하였고, 간간이 리플 현상이 발생한다.
본 논문에서는 이미지 센서로 입력 받은 영상 데이터를 TFT-LCD로 표시하는 과정을 구현하였다. 보통 영상 데이터에 포함되는 불량 신호와 동기를 일치시켜 주기 위해 SRAM을 두어, 영상 데이터의 입력단과 출력단을 분리해 놓았다.

제안 방법

FPGA에는 이외에도 각 장치에 맞게 클럭을 생성하며 TFT-LCD의 ‘PIP’기능을 구현하기 위한 내부 메모리를 구현하였다.
보통 영상 데이터에 포함되는 불량 신호와 동기를 일치시켜 주기 위해 SRAM을 두어, 영상 데이터의 입력단과 출력단을 분리해 놓았다. 또한 FPGA의 설계 기법을 통해 한 픽셀 단위로 동기 신호와 영상 데이터 신호를 정확하게 받도록 설계하였다. 이러한 결과로 영상 데이터의 제어 부분에서 이미지 센서의 동기 신호가 TFT-LCD를 표현하는 쪽에서 영향을 받지 않고, 한 픽셀 단위로 정확하게 입력되는 구조로 화면에 표현될 때 좀 더 선명한 화면을 구현할 수 있다.
또한 이미지 센서에는 50MHz의 클럭을 여기에서 데이터를 동기 신호에 맞게 전달하여 우리 눈으로 영상이 보이는 과정을 제어하였다. 또한 결과를 통해 입력되는 영상 데이터와 동기 신호의 파형과 TFT-LCD로 출력되는 영상 데이터와 동기 신호의 파형이 정확하게 전달된다.
본 논문에서는 이미지 센서로 입력 받은 영상 데이터를 TFT-LCD로 표시하는 과정을 구현하였다. 보통 영상 데이터에 포함되는 불량 신호와 동기를 일치시켜 주기 위해 SRAM을 두어, 영상 데이터의 입력단과 출력단을 분리해 놓았다. 또한 FPGA의 설계 기법을 통해 한 픽셀 단위로 동기 신호와 영상 데이터 신호를 정확하게 받도록 설계하였다.
따라서 본 논문에서는 영상 데이터의 처리과정에서 발생할 수 있는 설계상의 문제점과 이를 표현하기 위한 최적의 알고리즘을 제시하고 있다. 본 논문에서 제시하는 하드웨어 구조는 이미지 센서를 통해 입력 받은 영상 데이터와 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)로 표현되는 데이터의 흐름에서 발생되는 영상 데이터의 제어를 좀 더 쉽게 할 수 있는 구조이다. 입력단의 이미지 센서는 입력 받는 환경에 따라서 동기 신호 및 영상 데이터의 입력 속도가 달라지는 기능을 가지고 있다.
이 전까지의 결과 파형은 Default 설정으로 이미지 센서를 통해 출력되는 데이터를 보았다. 하지만 위의 (그림 7은 이미지 센서를 통해 받은 데이터를 기초로 TFT-LCD에 표시해 주기 위한 데이터를 생성한다.
입력되는 영상 데이터에서 동기 신호 및 데이터 신호가 일치하지 않으면 영상 데이터 표현과정에서 잡음이나 원하지 않는 색상으로 표현될 수 있다. 이러한 문제점을 해결하기 위해 회로 설계에서 한 픽셀에 대한 데이터를 FPGA 내부 메모리를 사용하여 정확하게 입력 받도록 설계하였고, 동기 신호도 각각의 지연 시간을 설정하여, 입력되는 영상 데이터와 일치하도록 하고 있다[3,4].
이러한 과정은 이미지 센서를 통해 입력되는 동기 및 클럭 신호를 통해 영상 데이터를 비교 분석하여 설계한다. 이렇게 저장된 신호를 하나씩 읽어 TFT-LCD로 전달하여 화면에 표시하도록 설계하였다. 이러한 과정도 FPGA 내에 포함되며 영상 데이터와 동기 신호를 생성하여 TFT-LCD를 제어한다.
또한 TFT-LCD로 입력되는 영상 데이터도 리플 현상이 발생하였지만, 작은 영역에서 발생하는 것이라 화면 표시에는 거의 영향을 미치지 않았다. 측정은 텍트로닉스사의 오실로스코프로 두 채널을 동시에 측정하였다.

대상 데이터

FPGA에는 이외에도 각 장치에 맞게 클럭을 생성하며 TFT-LCD의 ‘PIP’기능을 구현하기 위한 내부 메모리를 구현하였다. FPGA 디바이스는 Altera사의 Cyclone II 계열의 EP2C35F672를 사용하고 있으며, 알테라의 전용 저작도구인 Quartus II를 사용하여 설계하였다.
(그림 3)의 파일 정보에서는 FPGA 디바이스에서 설계한 회로를 분석한 것을 보여준다. FPGA에서 설계 회로는 총 682개의 Logic Elements를 사용하고 있으며 게이트 레벨로 계산하면 33,216 게이트를 사용하고 있다. 일반적인 시뮬레이션 요약은 (그림 3)의 (b)와 같다.
3V 전압 레벨로 동작하고 있다. 설계 소프트웨어는 Quartus II를 이용하여 총 682의 logic elements를 사용하고 있으며 게이트 레벨로 환산하면 약 33,216 개의 게이트를 사용하였다. 측정된 영상 데이터는 이미지 센서의 수직 동기신호의 주기는 34.
설계 소프트웨어는 Quartus II를 이용하여 총 682의 logic elements를 사용하고 있으며 게이트 레벨로 환산하면 약 33,216 개의 게이트를 사용하였다. 측정된 영상 데이터는 이미지 센서의 수직 동기신호의 주기는 34.5ms를 가지며 50us 수평 동기 주기를 가진다. FPGA에서 TFT-LCD로 출력하는 신호는 6.

성능/효과

또한 이미지 센서에는 50MHz의 클럭을 여기에서 데이터를 동기 신호에 맞게 전달하여 우리 눈으로 영상이 보이는 과정을 제어하였다. 또한 결과를 통해 입력되는 영상 데이터와 동기 신호의 파형과 TFT-LCD로 출력되는 영상 데이터와 동기 신호의 파형이 정확하게 전달된다. 이미지 센서와 FPGA의 VCCIO에 전달하는 전압은 3.
또한 노이즈가 없는 영상을 위해서는 많은 디버깅 과정을 거쳐야만 했다. 이는 각 장치들의 연결에서 데이터 라인의 길이가 일치하지 않고, FPGA의 시뮬레이션 결과에서 만들어지는 과정과 실제 동작에서 생성하는 파형이 디바이스의 특성상 조금 다른 것을 알 수 있었다. 따라서 PCB 설계에서 데이터 라인의 일치와 각 장치들이 가깝게 배치하여 구성되어 진다면 시뮬레이션 결과에 근접하는 데이터를 얻을 수 있을 것이다.
또한 FPGA의 설계 기법을 통해 한 픽셀 단위로 동기 신호와 영상 데이터 신호를 정확하게 받도록 설계하였다. 이러한 결과로 영상 데이터의 제어 부분에서 이미지 센서의 동기 신호가 TFT-LCD를 표현하는 쪽에서 영향을 받지 않고, 한 픽셀 단위로 정확하게 입력되는 구조로 화면에 표현될 때 좀 더 선명한 화면을 구현할 수 있다. 이미지 센서의 동작 클럭은 50MHz를 입력 받아 영상 데이터를 출력할수 있도록 되어 있으며, TFT-LCD의 동작 클럭은 6.

후속연구

이는 각 장치들의 연결에서 데이터 라인의 길이가 일치하지 않고, FPGA의 시뮬레이션 결과에서 만들어지는 과정과 실제 동작에서 생성하는 파형이 디바이스의 특성상 조금 다른 것을 알 수 있었다. 따라서 PCB 설계에서 데이터 라인의 일치와 각 장치들이 가깝게 배치하여 구성되어 진다면 시뮬레이션 결과에 근접하는 데이터를 얻을 수 있을 것이다.
5MHz의 메인 클럭과 35ms의 수평 동기 신호를 나타내었다. 향후 추진할 내용으로는 FPGA의 설계 저작도구인 Quartus II를 이용하기 때문에 버전에 따른 이미지 데이터의 전달지연 시간이 달라지는 현상이 있다. 이를 최적화 하는 알고리즘의 연구가 요구된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	이미지 센서와 FPGA의 VCCIO에 전달하는 전압은 몇인가?	또한 결과를 통해 입력되는 영상 데이터와 동기 신호의 파형과 TFT-LCD로 출력되는 영상 데이터와 동기 신호의 파형이 정확 하게 전달된다. 이미지 센서와 FPGA의 VCCIO에 전달하는 전압은 3.3V로 입력하고, 34ms의 수직 동기 신호와 50us의 수평 동기신호에 의해 영상 데이터가 출력 된다. TFT-LCD에서는 6.
	하드웨어 구조란 무엇인가?	하드웨어 구조는 이미지 센서, TFT-LCD, SRAM의 동작을 FPGA 만을 이용하여 하나의 디바이스에 구현하는 것으로써, 영상 데이터를 제어하기 위한 하드웨어이다. 이미지 센서에서 출력되는 데이터를 FPGA로전달하고, 이렇게 모여진 데이터를 FPGA에서는 하나의 픽셀 단위로 카운트 하여 분류하게 된다.
	입력되는 영상 데이터에서 동기 신호 및 데이터 신호가 일치하지 않으면 영상 데이터 표현과정에서 잡음이나 원하지 않는 색상으로 표현되는 문제점을 해결하기 위한 방법은?	입력되는 영상 데이터에서 동기 신호 및 데이터 신호가 일치하지 않으면 영상 데이터 표현과정에서 잡음이나 원하지 않는 색상으로 표현될 수 있다. 이러한 문제점을 해결하기 위해 회로 설계에서 한 픽셀에 대한 데이터를 FPGA 내부 메모리를 사용하여 정확하게 입력 받도록 설계하였고, 동기 신호도 각각의 지연 시간을 설정하여, 입력되는 영상 데이터와 일치하도록 하고 있다[3,4].

참고문헌 (7)

Jee Sangyeop, " A Study on the Sensitivity Improvement of CMOS Image Sensor", 2008
Yang-Tung Fan, Chiou-Shian Peng, Cheng-Yu Chu "Advanced Microlens and Color Filter Process Technology for the High Efficiency CMOS and CCD Image Sensor", SPIE Vol. 4115 pp.263-274 2000.
SAMSUNG ELECTRONICS, Inc. "Tinn Film Transistor - Liquid Crystal Display(TFT-LCD)", Model NON : LTP400WQ-F02 data sheet, 2004
MICRON, Inc. "1/3-INCH SOC MEGAPIXEL COMS DIGITAL IMAGE SENSOR", MT9M111I29STC data sheet, 2004
Fujimori, I.L. et al., "A 256 ${\times}$ 256 CMOS differential passive pixel imager with FPN reduction techniques", Solid-State Circuits, IEEE Journal of, Vol. 35 pp.2031-2037, 2002.
Seung-Il Baek, Woo-Seob, Tak-mo Koo, Il Choi and Kil-Houm Park, "Inspection of Defect on LCD Panel Using Polynomial Approximation", Tencon 2004, IEEE Region 10 Conference Vol A, pp235-238, 2004
Shigehiro Miyatake, Masaru Miyamoto, Koichi Ishida, Takashi Morimoto, Yasuo Masaki, Hideki Tanabe "Transversal-Readout Architecture for CMOS Active Pixel Image Sensor". IEEE Transactions on Electron Devices, Vol. 50, 2003

저자의 다른 논문 :

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

FPGA를 이용한 영상처리 구동을 위한 정합모듈 설계
Design of Interface Module for Driving of Image Processing Using FPGA 원문보기

초록
AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약
AI-Helper

문제 정의

제안 방법

대상 데이터

성능/효과

후속연구

질의응답

참고문헌 (7)

이 논문을 인용한 문헌

저자의 다른 논문 :

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

연관된 기능

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

FPGA를 이용한 영상처리 구동을 위한 정합모듈 설계 Design of Interface Module for Driving of Image Processing Using FPGA 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Abstract ▼ AI-Helper

주제어

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

대상 데이터

성능/효과

후속연구

질의응답

참고문헌 (7)

이 논문을 인용한 문헌

저자의 다른 논문 :

김정태 (47)

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

연관된 기능

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

FPGA를 이용한 영상처리 구동을 위한 정합모듈 설계
Design of Interface Module for Driving of Image Processing Using FPGA 원문보기

초록
AI-Helper

AI 본문요약
AI-Helper