선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 또한 통신 속도의 성능을 향상시키기 위하여 송수신 버퍼의 크기를 256 바이트로 설계하였고, 디지털 필터, 첵섬 로직을 통하여 오동작 방지 및 에러를 검출할 수 있도록 설계하였다. 본 논문에서 설계된 다채널 비동기 통신용 IC의 우수성을 보이기 위해 산업용 통신칩으로 많이 사용되고 있는 ZILOG, TI사의 TL16CS0A, ATMEL사의 ATmegal28 범용 마이크로콘트롤러와 비동기 통신의 데이터 송수신 수행 시간을 비교하여 본 논문에서 설계된 다채널 비동기 통신용 IC 의 우수함을 실험을 통해 보이고자 한다.
- 본 논문에서는 FPGA를 이용하여 다채널 비동기 통신용 IC를 설계하였다. 설계시 기존에 상용되고 있는 비동기 통신 칩들의 고속 통신을 구현하기 힘든 점을 해결하기 위해서 송수신 버퍼의 크기를 각각 S6 바이트로 다채널 비동기 통신용 IC를 설계함으로써 고속의 통신을 가능하도록 설계하였다.
- 그러나 통신 시스템을 구현할 때 Baud Rate, RS232C, RS485, Current Loop 등과 같은 하드웨어를 바꾸게 될 경우 회로를 재설계 해야만 한다. 본 논문에서는 이를 해결하기 위해 기존 통신 시스템과 달리 송수신 입/출력 및 송신 드라이버, 그리고 송수신 상태를 확인할 수 있는 송수신 LED 포트가 MUX SEL 레지스터에 의해 자유롭게 선택이 가능하도록 하여 통신 채널에 대한 입/출력 포트를 유연하게 사용할 수 있도록 설계하였다顷. 그림 6은 채널 MUX에 대한구조이며 각 채널별로 3비트 MUX SEL(Selection) 레지스터가 설계되어 있고 Address, Data, WR, CS 신호에 의해 선택된 데이터 값이 MUX Logic으로 전송된다.
제안 방법
- 그림 6은 채널 MUX에 대한구조이며 각 채널별로 3비트 MUX SEL(Selection) 레지스터가 설계되어 있고 Address, Data, WR, CS 신호에 의해 선택된 데이터 값이 MUX Logic으로 전송된다. MUX SEL 레지스터에 값을 입력함으로써 8개의 입/출력 포트를 자유롭게 사용할 수 있도록 설계하여 유연성을 향상시켰다.
- 또한 기존의 1~2개의 비동기 통신 칩의 채널을 최대 8개의 채널로 설계하여 원가 절감 및 기능과 성능을 향상 시키도록 설계하였으며, 디지털 필터 및 첵섬 로직을 설계하여 오동작 방지 및 에러검출 기능을 구현하여 통신 신뢰성을 향상시켰다. 그리고 8개의 채널이 채널 MUX 레지스터에 의해 입/출력 및 송신 드라이버가 자유롭게 선택될 수 있도록 하여 통신 채널에 대한 입/출력 포트를 유연하게 사용할 수 있도록 설계하였다. 이를 구현하기 위해 VHDL을 사용하여 FPGA로 구현하였으며 ALTERA사의 Cyclone II Series EP2C35F672C8 디바이스와 ALTERA사에서 제공되는 Quartusn V8.
- 따라서 본 논문에서는 기존에 상용되고 있는 비동기 통신용 칩들의 한계성을 극복하기 위해서 통신 채널의 수를 최대 8 채널로 설계하였고, 통신 속도를 2, 400bps 에서 115, 狈bps로 설계하여 저속 및 고속의 다양한 통신 시스템에서 적용가능 하도록 설계하였다. 그리고 기존 통신 시스템과 달리 송수신 입/출력 및 송신 드라이버, 그리고 송수신 상태를 확인할 수 있는 송수신 LED 포트 및 MUX 로직에 의해 자유롭게 채널의 선택이 가능하도록 설계하여 통신 채널의 유연성을 갖도록 설계하였다. 또한 통신 속도의 성능을 향상시키기 위하여 송수신 버퍼의 크기를 256 바이트로 설계하였고, 디지털 필터, 첵섬 로직을 통하여 오동작 방지 및 에러를 검출할 수 있도록 설계하였다.
- 기존의 통신 칩과 달리 본 논문에서는 송수신 동시엑세스(Access)가 가능한 듀얼 포트 램을 이용하여 송수신 각각 256 바이트의 대용량을 갖는 버퍼 로직을 설계하였다. 이에 따라 기존의 버퍼가 없는 비동기 통신에서 여러 개의 데이터를 송수신할 때 발생되는 소요시간들을 보완하여 많은 양의 데이터를 대용량 버퍼를 이용하여 고속으로 데이터 송수신을 처리할 수 있는 로직을 구현하였다.
- 수신하기 위해서는 에러를 검출하는 과정이 필수적으로 수반되어야하며 이를 위한 기존 통신 시스템의 대표적인 방법인 패리티 비트가 있는데, 본 논문에서는 추가적으로 첵섬 방법을 설계하였다. 따라서 보완된 에러 검출로 인하여 보다 정확한 데이터 전송을 할 수 있도록 설계하였다. 첵섬은 패킷속의 하나의 필드로 구성하며 데이터를 이진수의 연속으로 간주하여 그 이진수의 합을 계산하는 방법이다.
- 이러한 다양한 통신방식을 구현하기 위해서는 통신 시스템에 맞는 여러가지 디바이스들로 구현하게 되는데, 여러가지 통신상황에 맞는 칩으로 모두 대응할 수 있는 통신 시스템을 구축하려면 시스템이 복잡하고 시스템의 유연성이 매우 떨어지게 된다囲 또한 새로운 기술의 발달로 새로운 방식의 통신 디바이스들이 개발되고, 대치됨으로써 기존에 사용되던 이러한 통신 디바이스들은 소량으로 소비만 이루어지기 때문에 칩을 제조 - 생산하는 회사들은 생산량을 줄이거나 아예 생산을 중단하는 경우가 있다"~初 비동기 통신용 시스템 디바이스들은 여러 회사에서 생산중이며, 대표적인 회사로서는 ZILOG, National semiconductor, TI, Intel 등이 있으며 비동기 통신 시스템의 구현이 쉽기 때문에 많은 통신방식에서 사용되고 있다⑹ 하지만 현재 단종 되고 있거나, 이들 통신 시스템들은 1개 또는 2 개 채널(Channel)을 가지고 있다区 또한 버퍼(Buffer)가 없거나 16 바이트 이하의 소용량 버퍼를 가지고 있기 때문에 고속의 통신을 할 경우 MPU(Micro Processor Unit)에 걸리는 부하가 많아지게 되어 송수신 속도의 문제가 발생하고, 디지털 필터, 첵섬 로직이 설계가 되어있지 않기 때문에 통신시 노이즈에 취약하거나, 데이터 오류 검출방법에 있어서 한계가 있다'8F 다양해지고 복잡해지고 있는 통신 분야에 기존의 비동기 통신용 칩들을 적용하여 통신 시스템을 구현하려면 여러개의 칩을 사용해야 하고, 통신 특성에 맞는 칩들을 사용해야 하기 때문에 통신 시스템을 구현하는데 있어서 비용 및 공간(Space Size)을 많이 차지하게 된다. 따라서 본 논문에서는 기존에 상용되고 있는 비동기 통신용 칩들의 한계성을 극복하기 위해서 통신 채널의 수를 최대 8 채널로 설계하였고, 통신 속도를 2, 400bps 에서 115, 狈bps로 설계하여 저속 및 고속의 다양한 통신 시스템에서 적용가능 하도록 설계하였다. 그리고 기존 통신 시스템과 달리 송수신 입/출력 및 송신 드라이버, 그리고 송수신 상태를 확인할 수 있는 송수신 LED 포트 및 MUX 로직에 의해 자유롭게 채널의 선택이 가능하도록 설계하여 통신 채널의 유연성을 갖도록 설계하였다.
- 설계시 기존에 상용되고 있는 비동기 통신 칩들의 고속 통신을 구현하기 힘든 점을 해결하기 위해서 송수신 버퍼의 크기를 각각 S6 바이트로 다채널 비동기 통신용 IC를 설계함으로써 고속의 통신을 가능하도록 설계하였다. 또한 기존의 1~2개의 비동기 통신 칩의 채널을 최대 8개의 채널로 설계하여 원가 절감 및 기능과 성능을 향상 시키도록 설계하였으며, 디지털 필터 및 첵섬 로직을 설계하여 오동작 방지 및 에러검출 기능을 구현하여 통신 신뢰성을 향상시켰다. 그리고 8개의 채널이 채널 MUX 레지스터에 의해 입/출력 및 송신 드라이버가 자유롭게 선택될 수 있도록 하여 통신 채널에 대한 입/출력 포트를 유연하게 사용할 수 있도록 설계하였다.
- 그리고 기존 통신 시스템과 달리 송수신 입/출력 및 송신 드라이버, 그리고 송수신 상태를 확인할 수 있는 송수신 LED 포트 및 MUX 로직에 의해 자유롭게 채널의 선택이 가능하도록 설계하여 통신 채널의 유연성을 갖도록 설계하였다. 또한 통신 속도의 성능을 향상시키기 위하여 송수신 버퍼의 크기를 256 바이트로 설계하였고, 디지털 필터, 첵섬 로직을 통하여 오동작 방지 및 에러를 검출할 수 있도록 설계하였다. 본 논문에서 설계된 다채널 비동기 통신용 IC의 우수성을 보이기 위해 산업용 통신칩으로 많이 사용되고 있는 ZILOG, TI사의 TL16CS0A, ATMEL사의 ATmegal28 범용 마이크로콘트롤러와 비동기 통신의 데이터 송수신 수행 시간을 비교하여 본 논문에서 설계된 다채널 비동기 통신용 IC 의 우수함을 실험을 통해 보이고자 한다.
- 그림 12에서 그림 (a)는 디지털 필터링 기능이 있는 경우 데이터를 송수신하는 실험 결과이다. 먼저 디지털 필터 레지스터에 0x5A를 쓰고, 즉 십진수로 90이 되어 4.倒11 s의 필터 값이 설정한 후 OxAA 데이터를 보낼 때 노이즈 1과 노이즈 2를 4.4輿씩 주었을 때 디지털 필터링 되는 것을 관측하였다. 그림 (b)에서 채널 3은 송신 데이터를 관측한 파형으로 시작 비트 Ibit와 데이터 8bit, 정지 비트 Ibit의 데이터를 송신하는 것을 볼 수 있다.
- 본 논문에서 설계된 다채널 비동기 통신용 IC를 FPGA로 구현하기 위해 대용량 송신 및 수신 버퍼부, 디지털 필터 및 첵섬부 등을 각각 설계하여 VH釦L로 기술하였다. 이와 같이 기술된 VHDL을 ALTERA사에서 제공되는 Quartusn V8.
- 본 논문에서 설계된 다채널 비동기 통신용 IC의 고속통신 로직의 우수성을 보이기 위해 첵섬 기능이 없는 경우와 첵섬 기능이 있는 경우를 ATMEL 사의 ATmegal28 범용 마이크로 콘트롤러를 이용하여, TI사의 TL16CT0A와 데이터 송/수신 수행시간을 비교한 것을 표 2에 각각 나타내었다.
- 본 논문에서 설계된 디지털 필터와 첵섬 및 대용량버퍼를 이용한 고속통신 로직의 성능을 시뮬레이션 및 실험을 통하여 확인하였다. 대용량 버퍼의 고속통신 로직의 우수성을 보이기 위해 비동기 통신 칩으로 많이 사용되고 있는 TI사의 TL16CS0A, ATMEL사의 ATmegal28 범용 마이크로 콘트롤러와 비동기 통신의 데이터 송수신 수행시간을 비교한 결과 첵섬이 없는 경우 약 2.
- 본 논문에서는 FPGA를 이용한 다채널 비동기 통신용 IC를 설계하기 위해 그림 1과 같이 구성하였다. 그림 1은 다채널 비동기 통신용 IC의 구조이며 기존의 통신 방식에서 1바이트 형태로 데이터를 전송하는 것과 달리 256 바이트 용량의 버퍼를 가지고 있어 저속의 MPU를 사용하더라도 고속의 통신을 구현할 수 있도록 하였다.
- 블록 다이어그램을 나타내었다. 비동기 통신 칩으로 널리 사용되고 있는 TI사의 TL1&355圍와 ATMEL 사의 범용 마이크로 콘트롤러인 ATmegal28을 이용하여 기존 비동기 통신칩의 성능을 실험하였고, 본 논문에서 설계한 비동기 IC의 성능을 실험하기 위해 DSP를 사용하여 ATmegal28과의 데이터를 송수신함으로써 디지털 필터, 첵섬, 대용량 송신 및 수신 버퍼 로직 등 다채널 비동기 통신용 IC의 성능을 실험 하여 기존 비동기 통신칩과의 성능을 비교 하였다. 그림 11에서 그림 (a)는 기존 비동기 통신용 칩에서 디지털(Digital) 필터링 기능이 없는 경우에 데이터를 송수신하는 그림으로써 채널 3은 송신 데이터를 관측한 파형으로 시작 비트 Ibit와 데이터 8bit, 정지 비트 Ibit의 데이터를 송신하는 것을 볼 수 있다.
- IC를 설계하였다. 설계시 기존에 상용되고 있는 비동기 통신 칩들의 고속 통신을 구현하기 힘든 점을 해결하기 위해서 송수신 버퍼의 크기를 각각 S6 바이트로 다채널 비동기 통신용 IC를 설계함으로써 고속의 통신을 가능하도록 설계하였다. 또한 기존의 1~2개의 비동기 통신 칩의 채널을 최대 8개의 채널로 설계하여 원가 절감 및 기능과 성능을 향상 시키도록 설계하였으며, 디지털 필터 및 첵섬 로직을 설계하여 오동작 방지 및 에러검출 기능을 구현하여 통신 신뢰성을 향상시켰다.
- 따라서 정확한 데이터 송.수신하기 위해서는 에러를 검출하는 과정이 필수적으로 수반되어야하며 이를 위한 기존 통신 시스템의 대표적인 방법인 패리티 비트가 있는데, 본 논문에서는 추가적으로 첵섬 방법을 설계하였다. 따라서 보완된 에러 검출로 인하여 보다 정확한 데이터 전송을 할 수 있도록 설계하였다.
- 그리고 8개의 채널이 채널 MUX 레지스터에 의해 입/출력 및 송신 드라이버가 자유롭게 선택될 수 있도록 하여 통신 채널에 대한 입/출력 포트를 유연하게 사용할 수 있도록 설계하였다. 이를 구현하기 위해 VHDL을 사용하여 FPGA로 구현하였으며 ALTERA사의 Cyclone II Series EP2C35F672C8 디바이스와 ALTERA사에서 제공되는 Quartusn V8.1 합성 툴을 이용하여 시뮬레이션을 수행하였다.
- 이에 따라 기존의 버퍼가 없는 비동기 통신에서 여러 개의 데이터를 송수신할 때 발생되는 소요시간들을 보완하여 많은 양의 데이터를 대용량 버퍼를 이용하여 고속으로 데이터 송수신을 처리할 수 있는 로직을 구현하였다. 그림 5는 다채널 비동기 통신용 IC의 듀얼 포트 램의 구조이다.
- 이와 같이 기술된 VHDL을 ALTERA사에서 제공되는 Quartusn V8.1 을 이용하여 로직을 합성 및 시뮬레이션 하였다. 그림 7에서는 디지털 필터 레지스터에 0x50을 입력하여 4.
- 그림 13은 기존 비동기 통신 방식에서 데이터 1개 송신하는데 소요되는 시간에 대한 실험 결과이다. 채널 4는 데이터 1개 송신시 소요시간 (Old_Timel)을 관측한 파형인데 그림 13과 같이 기존 비동기 통신용 칩의 성능을 평가하기 위해 TL16C550A 와 ATmegal28의 디바이스를 선정하여 데이터를 1개를 송신하는데 소요되는 시간을 실험하였다. 실험한 결과 데이터 1개 송신시 소요시간(Old_Timel)은 560ns의 시간이 소요되는 것을 확인할 수 있다.
대상 데이터
- 본 논문에서 설계된 디지털 필터, 첵섬, 대용량 송신 및 수신 버퍼 로직등 다채널 비동기 통신용 IC의 성능평가를 위해 비동기 통신용 칩으로 널리 사용되고 있는 TI사의 TL16C敬)A와 ATMEL사의 범용 마이크로콘트롤러인 ATmegal'28을 성능평가 대상으로 선정하였다辽1.
- 본 논문에서 설계한 다채널 비동기 통신용 IC의 설계를 위해 ALTERA사의 FPGA 인 Cyclone fl Series EP2C35F672C8을 선정하였고 송수신 버퍼의 크기는 기존보다 수십 배 많은 256 바이트로 설계하였다. 전송속도는 2点蚓項s에서 최대 115, 200bps로 설계하였고, 통신 드라이버는 표준적인 통신 방식의 드라이버로 RS232C, RS485/422, Current loop* 사용할 수 있으며, 마이크로프로세서와 인터페이스를 위한 데이터 버스(Data Bus) 8비트 어드레스 버스(Address bus) 14비트 제어 신호 (Control Signal), 인터럽트 신호(Interrupt Signal) 라인 등을 갖는다.
성능/효과
- 통하여 확인하였다. 대용량 버퍼의 고속통신 로직의 우수성을 보이기 위해 비동기 통신 칩으로 많이 사용되고 있는 TI사의 TL16CS0A, ATMEL사의 ATmegal28 범용 마이크로 콘트롤러와 비동기 통신의 데이터 송수신 수행시간을 비교한 결과 첵섬이 없는 경우 약 2.7비L 첵섬이 있는 경우 약 3.3배 이상 속도가 빠르게 수행되어 본 논문에서 설계된 다채널 비동기 통신용 IC의 우수성을 확인하였다.
- 관측한 파형이다. 실험한 결과 데이터 1개 송신 및 수신시 송신한 데이터와 수신한 데이터를 더하는데 소요되는 시간(0kLTime4)은 460ns의 시간이 소요되는 것을 확인할 수 있다.
- 채널 4는 DSP (TMS320VC33) 수신 인터럽트의 전체 수행시간(0蛆_ Time3)을 관측한 파형이다. 실험한 결과 데이터 1개 송신 후 인터럽트 요청(Old_Time2) 소요시간은 630ns가 소요되고, 수행 하는데 소요되는 시간(Old_Time3)은 900讴의 시간이 소요되는 것을 확인할 수 있다.
- 채널 4는 데이터 1개 송신시 소요시간 (Old_Timel)을 관측한 파형인데 그림 13과 같이 기존 비동기 통신용 칩의 성능을 평가하기 위해 TL16C550A 와 ATmegal28의 디바이스를 선정하여 데이터를 1개를 송신하는데 소요되는 시간을 실험하였다. 실험한 결과 데이터 1개 송신시 소요시간(Old_Timel)은 560ns의 시간이 소요되는 것을 확인할 수 있다. 그림 14는 기존 비동기 통신 방식에서 데이터 1개 송신 후 인터럽트 요청 (Old_Time2) 및 수행 하는데 소요되는 시간 (Old_ Time3)에 대한 실험 결과이다.
- 나타내었다. 클럭에 의해 송신 데이터(TXD_CH0)가 버퍼에 쓴 값(0x01, 0x02, 0x03)과 수신된 데이터 (RXD_Reg)와 송신한 데이터(0x01, 0x02, 0x03, OxFA)) 값과 일치됨을 확인할 수 있으며, 마지막으로 수신된 데이터를 모두 더한 RXD_Sum_Value가 0x00이 됨을 시뮬레이션을 통해 확인할 수 있다.
- 송신데이터 1개(0x01)를 보낼 때 통신시 첵섬 데이터를 확인하기 위한 시뮬레이션 그림이다. 클럭에 의해 송신데이터(TXD_CH0) 값을 모두 더한 TXD_Sum_Valuee- TXD_Sum_Value 값을 OxFF와 XOR(배타적 논리합)를수행하고 T을 더하여 송신하고 수신쪽에서 수신된 데이터(RXD) 즉, 수신데이터와 첵섬값을 모두 더하여 RXD_Sum_Value를 구하고 마지막으로 수신된 데이터를 모두 더한 RXD_Sum_Value가 0x00이 됨을 시뮬레이션을 통해 확인할 수 있다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.