최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정밀공학회지 = Journal of the Korean Society for Precision Engineering, v.27 no.2, 2010년, pp.13 - 19
김남성 ((주)이오테크닉스 레이저 응용 연구소) , 정영대 ((주)이오테크닉스 레이저 응용 연구소) , 성천야 ((주)이오테크닉스 레이저 응용 연구소)
Due to the rapid spread of mobile handheld devices, industrial demands for micro-scale holes with a diameter of even smaller than
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
Korea Institute of Science and Technology Information, "LED Technical Trend Report," pp. 6-11, 2007
Terrill, R. and Beene, G. L., "3D packaging technology overview and mass memory applications," IEEE Proc. of Aerospace Applications Conference, Vol. 2, pp. 347-355, 1996.
Campbell, M. L., Toborg, S. T. and Taylor, S. L., "3D wafer stack neurocomputing," Fifth Annual IEEE International Conference on Wafer Scale Integration, pp. 67-74, 1993.
Bertagnolli, E., Bollmann, D., Braun, R., Buchner, R., Engelhardt, M., Grassl, T., Hieber, K., Kawala, G., Kleiner, M., Klumpp, A., Kuhn, S., Landesberger, C., Pamler, W., Popp, R., Ramm, P., Renner, E., Ruhl, G., Scheler, U., Schmidt, C., Schwarzl, S., Weber, J. and Sanger, A., "Interchip via technology-three dimensional metallization for vertically integrated circuits," Fourth International Symposium on Semiconductor Wafer Bonding, pp. 509-520, 1997.
Laydevant, J. L., "High Speed Via Drilling for 3D Interconnect Industrialization," Encasit Workshop, 2006.
Hirafune, S., Yamamoto, S., Wada, H., Okanishi, K., Tomita, M., Matsumaru, K. and Suemasu, T., "Packaging Technology for Imager Using Throughhole Interconnections in Si Substrate," 6th IEEE CPMT Conference on High Density Microsystem Design and Packaging, pp. 303-306, 2004.
Bauer, T., "High Density Through Wafer Via Technology," NSTI Nanotech, Vol. 3, pp. 116-119, 2007.
Brennan, N., Callaghan, J., Hannon, M. and Rodin, A., "High-Throughput Laser Percussion Interconnect Microvia Process," WLT-Conference on Lasers in Manufacturing, 2007.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.