10 GHz 대역 기판 집적 도파관 대역 통과 여파기의 EM 시뮬레이션을 이용한 설계 및 제작 Design and Fabrication of 10 GHz Substrate Integrated Waveguide Band Pass Filter Based on EM Simulation원문보기
기판 집적 도파관(substrate integrated waveguide)은 높은 Q와 타 소자와 집적 가능성 때문에 최근 연구가 활발하다. 그러나 이의 특성은 기존 도파관 달리 해석적인 형태로 특성화되지 않아, 과거의 여파기 설계 방법으로는 정확한 설계를 하기가 어렵다. 본 논문에서는 최근 제시된 EM(Electro-Magnetic) 시뮬레이션을 기반으로 한 대역통과 여파기 설계 방법으로 10 GHz에서 10%의 대역폭을 갖는 3단 기판 집적 도파관 대역 통과 여파기를 3D EM simulator HFSS를 이용하여 설계하였다. 이 때 기판 집적 도파관은 마이크로스트립과 천이(transition)를 필요로 하는데, 여기서 기존 제안된 CPW(Coplanar Waveguide)대 SIW 천이 구조를 변형하여 적용하였다. 제안된 천이 구조는 천이 길이가 짧고 상용의 test fixture를 사용하여 TRL 측정이 가능하게 되어 있다. 제안된 2가지 천이 구조에 대하여 여파기를 제작하였으며, 제작된 여파기는 예상한대로 중심 주파수 10 GHz에서 10%의 대역폭약 12 dB 반사 손실, 0.8 dB 삽입 손실의 특성을 보였다.
기판 집적 도파관(substrate integrated waveguide)은 높은 Q와 타 소자와 집적 가능성 때문에 최근 연구가 활발하다. 그러나 이의 특성은 기존 도파관 달리 해석적인 형태로 특성화되지 않아, 과거의 여파기 설계 방법으로는 정확한 설계를 하기가 어렵다. 본 논문에서는 최근 제시된 EM(Electro-Magnetic) 시뮬레이션을 기반으로 한 대역통과 여파기 설계 방법으로 10 GHz에서 10%의 대역폭을 갖는 3단 기판 집적 도파관 대역 통과 여파기를 3D EM simulator HFSS를 이용하여 설계하였다. 이 때 기판 집적 도파관은 마이크로스트립과 천이(transition)를 필요로 하는데, 여기서 기존 제안된 CPW(Coplanar Waveguide)대 SIW 천이 구조를 변형하여 적용하였다. 제안된 천이 구조는 천이 길이가 짧고 상용의 test fixture를 사용하여 TRL 측정이 가능하게 되어 있다. 제안된 2가지 천이 구조에 대하여 여파기를 제작하였으며, 제작된 여파기는 예상한대로 중심 주파수 10 GHz에서 10%의 대역폭약 12 dB 반사 손실, 0.8 dB 삽입 손실의 특성을 보였다.
Recently, SIW(Substrate Integrated Waveguide) is intensively studied because of its high Q and easy integration with other devices. However, lacks of analytic characterization of SIW makes it difficult an accurate design of a SIW filter along the conventional filter design method. In this paper, two...
Recently, SIW(Substrate Integrated Waveguide) is intensively studied because of its high Q and easy integration with other devices. However, lacks of analytic characterization of SIW makes it difficult an accurate design of a SIW filter along the conventional filter design method. In this paper, two kinds of a three-stage 10 GHz SIW bandpass filter of fractional bandwidth 10% are designed using 3D EM simulator HFSS based on the recently presented EM filter design method. Two types of a modified CPW to SIW transition is proposed and employed as a SIW to microstrip transition necessary for measurement. The transitions provide an easy measurement with commercial test fixture by TRL calibration. The two proposed transitions are included in the SIW filters. The fabricated filters shows the center frequency of 10 GHz, fractional bandwidth 10%, a return loss of about 12 dB, and insertion loss of about 0.8 dB.
Recently, SIW(Substrate Integrated Waveguide) is intensively studied because of its high Q and easy integration with other devices. However, lacks of analytic characterization of SIW makes it difficult an accurate design of a SIW filter along the conventional filter design method. In this paper, two kinds of a three-stage 10 GHz SIW bandpass filter of fractional bandwidth 10% are designed using 3D EM simulator HFSS based on the recently presented EM filter design method. Two types of a modified CPW to SIW transition is proposed and employed as a SIW to microstrip transition necessary for measurement. The transitions provide an easy measurement with commercial test fixture by TRL calibration. The two proposed transitions are included in the SIW filters. The fabricated filters shows the center frequency of 10 GHz, fractional bandwidth 10%, a return loss of about 12 dB, and insertion loss of about 0.8 dB.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
EM 시뮬레이션을 이용한 대역 통과 여파 기설계 방법을 이용하면 설계 후 추가적인 조정 작업 없이도 원하는 여파기의 특성을 만족시킬 수 있었다. 또한 기판 집적 도파관 여파기는 천이 구조가 필요한데, 본 논문에서는 기존에 사용된 천이 구조를 개선하여 보다 짧은 길이를 갖는 천이 구조를 제안하였다. 제작된 여파기는 예상한대로 10 %의 대역폭을 갖고 반사 손실 약 12 dB, 삽입 손실은 0.
있다. 본 논문에서는 EM 시뮬레이션을 이용한 대역 통과 여파기 설계 방법을 이용하여, 기판 집적 도파관 구조의 대역 통과 여파기를 설계하고 제작하였다. EM 시뮬레이션을 이용한 대역 통과 여파 기설계 방법을 이용하면 설계 후 추가적인 조정 작업 없이도 원하는 여파기의 특성을 만족시킬 수 있었다.
유도성 리액턴스를 갖는다. 본 논문에서는 기판에서 상하 도체를 연결하는 비아로 아이리스를 구현하였다. 이 때 여기서 얻어진 T-형 등가회로의 幻2 가 K-인버터 상수가 되게 된다㈣.
제안 방법
결과이다. 기존의 구조는 주파수 25〜31 GHz 에서 설계되었고, 본 논문의 제안된 천이 구조는 주파수 대역인 8~12 GHz에서 설계되어 비교를 위해 기존의 천이 구조를 8~12 GHz 주파수 대역으로 재설계하였다. 그림 8에서 점선은 그림 6(b)의 CPW 대 SIW 천이 구조를 8〜12 GHz에 대한 재설계한 결과이고, 실선은 제안된 천이 구조에 대하여 결과이다.
다음으로 입출력 쪽과 기판 집적 도파관을 연결하는 CPW의 임피던스는 기판 집적 도파관의 임피던스 42 ohm과 입출력 CPW의 임피던스 50 ohm의 기하평균값인 46 ohm을 갖도록 설계하였다. 기판 집적 도파관 내의 슬롯은 46 ohm을 갖는 CPW와 동일한 폭으로 기판 집적 도파관의 벽면 비아까지 연장하였다.
본 논문에서는 참고문헌에 제안된 방법으로 EM 시뮬레이션하여 10 GHz 대역 기판 집적 도파관 형 대역 통과 여파기를 설계하였다明 또한 이 때 여파기 측정을 위해서는 마이크로스트립으로 종단이 처리되어야 하는데, 이의 천이 구조는 참고문헌에 K. Wu 및 공동연구자에 의하여 제안된 천이 구조를 사용하였다 1 그러나 이 구조는 직접적으로 적용시, 삽입 손실과 반사 손실에서 성능이 떨어져, 이 구조를 변형하여 2가지 천이 구조를 제안하였다. 제안된 천이 구조의 해석적인 특성은 얻을 수 없으나, K.
슬롯에서 정현파 형상의 전계가 나타나기 위해서는 슬롯은 약 1/4 파장에 가까운 길이를 가져야 한다. 이 값을 슬롯의 폭과 길이의 초기 값으로 설정하고 천이 구조의 삽입 손실이 최소가 되도록 길이를 조정하고, 선정된 길이에서 슬롯의 폭을 조정하여 표 1의 결과를 얻었다.
주목할 것은 입출력에 사용된 천이 구조의 기여까지 湖]은 포함하고 있는 점이다 입 . 출력 공진기를 설계할 때 천이 구조를 포함하여 설계하였는데, 천이 구조를 포함하지 않고 여파기를 설계한 후에 천이 구조를 여파기에 포함시킬 경우 천이 구조에 의해서 입 . 출력 공진기의 K-인버터(K”)의 값 및 리액턴스의 기울기(们)가 달라져.
대상 데이터
20인 기판 집적 도파관을 사용하였다. 본 논문에서 선정한 기판은 앞서의 조건을 만족하는 Rogers 사의 RT/Duroid 5880이다";. 이 때 기판의 두께는 기판 집적 도파관 특성 임피던스와 밀접한 관련이 있으며, 기판의 두께가 얇아질수록 특성 임피던스가 감소하는 경향을 갖는다.
이 때 기판의 두께는 기판 집적 도파관 특성 임피던스와 밀접한 관련이 있으며, 기판의 두께가 얇아질수록 특성 임피던스가 감소하는 경향을 갖는다. 따라서 50 ohm의 마이크로 스트립과 기판 집적 도파관의 임피던스 차이를 최소화시키기 위해서 31 mil 두께의 기판을 사용하였다. 그림 2(a)는 이와 같이 설정된 벽면의 비아 홀이 1열로 구성된 기판 집적 도파관에 대하여 시뮬레이션한 결과이다.
그림 2(b)에서 그림 2(a)에 존재 했던 누설이 상당히 감소하는 것을 알 수 있다. 따라서 본 논문의 여파기 구조에는 이 와 같이 이중 비아 벽을 갖는 기판 집적 도파관을 사용하였다.
본 논문에서는 d=15 mil, s=30 mil, w =550 mil 이고, 기판의 두꺼 1( 効는 31 mil이고 10 GHz에서 유전율이 2.20인 기판 집적 도파관을 사용하였다. 본 논문에서 선정한 기판은 앞서의 조건을 만족하는 Rogers 사의 RT/Duroid 5880이다".
또한 이 여파기는 직접결합 형태로 좌우 대칭인 형태를 갖게 된다. 여파기의 중심 주파수는 10 GHz, 상대 대역폭 10 %, 리플 0.5 dB 쳬비셰프(Chebyshev) 형태로 설정하였다. 이를 통해 계산된 저 역 통과 여파기 기준형 값은 gj=g3=L5963, 引 = 1.
성능/효과
본 논문에서는 EM 시뮬레이션을 이용한 대역 통과 여파기 설계 방법을 이용하여, 기판 집적 도파관 구조의 대역 통과 여파기를 설계하고 제작하였다. EM 시뮬레이션을 이용한 대역 통과 여파 기설계 방법을 이용하면 설계 후 추가적인 조정 작업 없이도 원하는 여파기의 특성을 만족시킬 수 있었다. 또한 기판 집적 도파관 여파기는 천이 구조가 필요한데, 본 논문에서는 기존에 사용된 천이 구조를 개선하여 보다 짧은 길이를 갖는 천이 구조를 제안하였다.
이는 입출력 공진기를 설계하는 과정에서 공진기에 경사면형 천이 구조가 포함될 때 천이 구조를 구성하는 리액턴스 성분들에 의해서 입출력의 아이리스의 /Xi1! 값을 변화 시켜 여파기 설계에 필요한 값과 旳값을 얻을 수 없게 한다. 따라서 천이 구조가 광대 역 특성을 가지면 이러한 영향을 최소화할 수 있으나 경사면 형의 경우 그 영 향이 커 슬롯의 길이( L J를 보다 짧게 하여 입출력 공진기 설계에 필요한 Ks 과 X ! 값을 충분히 얻을 수 있었다. 이는 표 4와 5를 비교하였을 때 인버터의 값을 결정하는 폭( Wi)은 거의 유사한 값을 갖는 것으로 이를 확인할 수 있다.
기존의 그림 6(b)는 문헌에서 제시한 주파수보다 낮게 설계될 때 slot에서의 방사가 커지고 CPW에서 불완전한 접지면을 가지는 것을 HFSS의 결과를 통해 확인하였다. 그 결과 10 GHz에서 근처에서만 협대역으로 정합되어지는 반면 본 논문에서 제시한 구조는 8〜12 GHz에서 back-to-back 조건에서 삽입 손실이 1.5 dB 이하 반사 손실 10 dB 이하의 특성을 갖는다. 기존의 논문에서 제안된 CPW 대 SIW 천이 구조에 비해서 삽입 손실과 반사 손실 모두 우수하여 여파기의 적용에 문제가 없을 것으로 사료된다.
5 dB 이하 반사 손실 10 dB 이하의 특성을 갖는다. 기존의 논문에서 제안된 CPW 대 SIW 천이 구조에 비해서 삽입 손실과 반사 손실 모두 우수하여 여파기의 적용에 문제가 없을 것으로 사료된다.
이것은 앞서 얻어진 설계 치수에서 별도의 조정 없이 얻어진 결과이다. 예상한 대로 중심 주파수 10 GHz를 가지고 0.5 dB의 동 리플과 10 %의 대역폭을 갖는 것을 알 수 있다.
Wu 및 공동연구자에 의하여 제안된 천이 구조를 사용하였다 1 그러나 이 구조는 직접적으로 적용시, 삽입 손실과 반사 손실에서 성능이 떨어져, 이 구조를 변형하여 2가지 천이 구조를 제안하였다. 제안된 천이 구조의 해석적인 특성은 얻을 수 없으나, K. Wu의 천이 구조보다 우수한 특성이 예측되었으며, 참고문헌의 방법에 따라 이를 처리할 수 있었다可 제작된 여파기는 설계에서 예상한대로 10 %의 대역폭을 갖고 약 12 dB 반사 손실, 0.8 dB 삽입 손실의 특성을 보였다.
또한 기판 집적 도파관 여파기는 천이 구조가 필요한데, 본 논문에서는 기존에 사용된 천이 구조를 개선하여 보다 짧은 길이를 갖는 천이 구조를 제안하였다. 제작된 여파기는 예상한대로 10 %의 대역폭을 갖고 반사 손실 약 12 dB, 삽입 손실은 0.8 曲의 특성을 보였다.
또한 그림 14(a) 및 (b) 에는그림 7(a) 및 (b)의 천이 구조를 갖는 제작된 여파기에 대한 측정 결과와 시뮬레이션 결과를 비교하였다. 제작된 여파기의 측정 결과는 시뮬레이션 결과와 잘 일치하며, 비교적 근접한 반사 손실을 갖는 것을 알 수 있다. 다소의 차이는 기판의 유전율 변화 (이것은 중심 주파수에서 나타나는 반사 손실의 널 (null)을 보고 판명할 수 있다.
결과를 그림 3에 나타내었다. 첫 번째 모드의 차단 주파수가 7.2 GHz, 두 번째 모드의 차단 주파수가 14.5 GHz에서 나타나므로 설계한 여파기의 중심 주파수 10 GHz에서 사용이 가능한 것을 알 수 있다.
후속연구
반면, 개별공진기 분해는 전체 구조에 비하여 작은 문제가 되어 빠른 결과를 얻게 되고, 이를 통해 조정하는 것이 가능하게 된다. 또한 전체 여파기의 특성은 이러한 개별공진기 특성의 합이 되어 전체 여파기의 특성 분석에도 용이하게 사용될 수 있다. 문제점으로는 공진기 간의 작은 cross coupling을 고려하지 못하여 이와 같이 설계된 값이 최종이 되지 못하는 경우가 있지만, 대부분의 여파기 문제에서는 이러한 문제를 발생시키지 않아 전체 조합 시재 조정의 필요성은 대부분 발생하지 않게 된다.
이 를 통해 향후 MMIC 공정 이 나 LTCC 공정을 이용하여 기판 집적 도파관 구조의 대역 통과 여파기를 제작하는데 성공적으로 응용될 것으로 기대된다.
이러한 설계 방법은 실제 구조에서 나타나는 여러 가지 효과를 정확하게 고려할 수 없으며, 실제 결과와 설계 결과를 비교하면 오차가 발생하게 되고, 추가적인 조정 작업을 통해서 여파기의 특성을 만족시켜야만 한다. 과거 도파관 구조를 이용하여 설계된 여파기의 경우에는 제작 후에 조정 나사를 이용 조정하여 원하는 특성을 얻는 것이 대부분이다.
참고문헌 (15)
D. Deslandes, K. Wu, "Integrated microstrip and rectangular waveguide in planar form", IEEE Microwave and Wireless Components Lett., vol. 11, no. 2, pp. 68-70, Feb. 2001.
D. Deslandes, K. Wu, "Integrated transition of coplanar to rectangular waveguides", IEEE Trans. Microwave Theory and Tech., vol. 11, no. 2, pp. 619-622, Feb. 2001.
F. Xu, K. Wu, "Guided-wave and leakage characteristics of substrate integrated waveguide", IEEE Trans. Microwave Theory and Tech., vol. 53, no. 1, pp. 66-73, Jan. 2005.
Rogers Corporation, High Frequency Circuit Material Product Selector Guide, May 2005.
B. S. Kim, J. W. Lee, K. S. Kim, and M. S. Song, "PCB substrate integrated waveguide-filter using via fences at millimeter-wave", IEEE MTT-S International Microwave Symposium, pp. 1097-1100, Jun. 2004.
D. M. Pozar, Microwave Engineering, John Wiley & Sons Inc., 2005.
양승식, 염경환, "무 손실 2-포트 회로의 인버터를 사용한 등가회로 및 응용", 한국전자파학회논문지, 19(7), pp. 761-770, 2008년 7월.
A. Patrovsky, M. Daigle, and Ke Wu, "Millimeter-wave wideband transition from CPW to substrate integrated waveguide on electrically thick high-permittivity substrates", Microwave Conference, European, pp. 138-141, Oct. 2007.
C. J. Lee, H. S. Wu, and C. K. C. Tzuang, "A broadband microstrip-to-waveguide transition using planar technique", IEEE Asia-Pacific Microwave Conference, pp. 543-546. Dec. 2001.
D. Deslandes, K. Wu, "Single-substrate integration technique of planar circuit and waveguide filters", IEEE Trans. Microwave Theory and Tech., vol. 51, no. 2, pp. 593-596, Feb. 2003.
B. S. Kim, J. W. Lee, K. S. Kim, and M. S. Song, "PCB substrate integrated waveguide-filter using via fences at millimeter-wave", IEEE MTT-S International Microwave Symposium, pp. 1097-1100, Jun. 2004.
Anritsu Corporation, 3680 Series Universal Test Fixture, Jun. 1998.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.