[논문]주파수도약 대역확산시스템을 위한 디지털 위상고정루프의 설계 및 성능분석

김성철

doi:10.6109/jkiice.2010.14.5.1103

초록
AI-Helper

주파수 도약 대역확산시스템에서의 광대역 주파수 도약을 위해 주파수 합성기가 널리 이용된다. 이와 같은 주파수 도약 대역확산 송수신기에서의 도약 주파수를 발생시키는 주파수 합성기는 PLL에 의해 실현된다. 따라서 논문에서는 정교한 반송파 발생, 수신기에서의 반송파동기 등을 위해 널리 이용되는 디지털 위상고정루프를 설계하고 결과를 분석하였다. 디지털 위상비교기, 루프필터, DCO 등 디지털 위상고정루프를 구성하는 기본 요소를 소개하였다. 또한 구현된 각 구성요소에 대한 시뮬레이션 결과와 특성들에 대한 분석이 이루어 졌다. 기준입력신호와 DCO의 출력신호의 위상차에 의한 특성을 분석하였다. 루프가 고정이 되었을 때 루프필터의 N값이 이웃하는 값 사이에서 토글되는 현상을 나타내며 이는 출력신호에 위상 지터를 초래한다. 이는 DCO의 클럭인 fc를 증가시키므로 해결이 가능하다.

Abstract ▼ AI-Helper

In this paper, Frequency Synthesizer which is widely used for FH-SS system is proposed and the experimental results are analyzed. The performance of the DPLL(Digital Phase-Locked-Loop), which is the main part of the Synthesizer is analyzed by the computer program. Using Maxplus-II tool provided by a...

In this paper, Frequency Synthesizer which is widely used for FH-SS system is proposed and the experimental results are analyzed. The performance of the DPLL(Digital Phase-Locked-Loop), which is the main part of the Synthesizer is analyzed by the computer program. Using Maxplus-II tool provided by altera. co., ltd, each part of the DPLL is designed and all of them is integrated into EPM7064SLC44-10 chip. And the simulation results are compared with the characteristics of the implemented circuits for analysis. And the experiential results show that the N value of the loop filter is toggled to adjacent N value, which result in phase jitter of the output. It can be resolved by increasing DCO(Digital Controlled oscillator) clock rate.

Keyword

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

이와 같은주파수 도약 대역확산 송수신기에서의 도약 주파수를발생시키는 주파수 합성기는PI丄에 의해 실현된다. 따라서 논문에서는 정교한 반송파 발생, 수신기에서의 반송파동기 등을 위해 널리 이용되는 디지털 위상고정루프를 V7DL을 이용하여 설계하고 시뮬레이션 결과를고찰하였다. 먼저 주파수 합성기를 구성하는 Digital PLL의 기본 원리를 살펴보았으며 디지털 위상비교기, 비교기의 출력 신호를 여파해 주는 디지털 루프필터와주파수합성기에 있어서 원하는 주파수 신호를 발생시켜주는 디지털 전압제어발진기 등에 대한 종류 및 원리에 대해 알아보았으며 이를 토대로 디지털 주파수 합성기를 구현하였다.

제안 방법

이용한 디지털 위상고정루프의 설계기 終은 彳七암필요가 있다. 이를 위해 I[장에서는 주파수 합성기를 구성하는 Digital PLL의 기본원리를 설명하며 디지털 위상비교기, 비교기 의 출력 신호를 여 파해 주는 디지 털 루프필터와 주파수합성기에 있어서 원하는 주파수 신호를 발생시켜주는 디지털 전압제어발진기 등에 대한종류 및 원리에 대해 설명하며 이를 토대로 디지털 위상고정루프를 구현하였으며 III장에서는 설계된 회로에대한 시뮬레이션결과를 고찰하였으며 IV장에서는 결론을 맺었다.
나타낸다. 기준 입력신호로부터 루프필터에 입력되는 신호를 생성하기 위해 펄스 성형 회로를 이용하였으며 루프필터는 H장에서 살펴본 UP/DOWN 카운터 루프필터를 사용하였으며 전압제어발진기는 가변 N계수기와 고정 M 계수기를 이용하여 고주파 발생기로부터 들어오는 신호를 가변 분주하여 발생주파수를 조절하였다. 이 와 같은 위상제어 루프가 lock 되 었을 때 의 주파수는 아래 식 (1)과 같은 조건을 만족하게 된다.
앞서도 언급하였듯이 전압제어 발진기는 가변 N계수기와 고정 M 계수기를 이용하여 고주파 발생기로부터들어오는 신호를 가변 분주하여 발생주파수를 조절하였다.
따라서 논문에서는 정교한 반송파 발생, 수신기에서의 반송파동기 등을 위해 널리 이용되는 디지털 위상고정루프를 V7DL을 이용하여 설계하고 시뮬레이션 결과를고찰하였다. 먼저 주파수 합성기를 구성하는 Digital PLL의 기본 원리를 살펴보았으며 디지털 위상비교기, 비교기의 출력 신호를 여파해 주는 디지털 루프필터와주파수합성기에 있어서 원하는 주파수 신호를 발생시켜주는 디지털 전압제어발진기 등에 대한 종류 및 원리에 대해 알아보았으며 이를 토대로 디지털 주파수 합성기를 구현하였다. 모든 구성요소는 디지털회로에 의해구현될 수 있기 때문에 하드웨어 설계 언어인 Verilog 언어를 사용하여 설계하였다.
먼저 주파수 합성기를 구성하는 Digital PLL의 기본 원리를 살펴보았으며 디지털 위상비교기, 비교기의 출력 신호를 여파해 주는 디지털 루프필터와주파수합성기에 있어서 원하는 주파수 신호를 발생시켜주는 디지털 전압제어발진기 등에 대한 종류 및 원리에 대해 알아보았으며 이를 토대로 디지털 주파수 합성기를 구현하였다. 모든 구성요소는 디지털회로에 의해구현될 수 있기 때문에 하드웨어 설계 언어인 Verilog 언어를 사용하여 설계하였다. 구현된 디지털 주파수 합성기의 입력 고주파신호에 따른 각 구성 요소별로 동작 특성의 시뮬레이션 결과를 고찰하였으며 기준 신호와 DCO의 출력 신호의 위상차에 따른 동작의 특성을 살펴보았으며 위상고정루프의 위상이 고정되어 가는 과정의 신호의 특성 들을 살펴 보았다.
모든 구성요소는 디지털회로에 의해구현될 수 있기 때문에 하드웨어 설계 언어인 Verilog 언어를 사용하여 설계하였다. 구현된 디지털 주파수 합성기의 입력 고주파신호에 따른 각 구성 요소별로 동작 특성의 시뮬레이션 결과를 고찰하였으며 기준 신호와 DCO의 출력 신호의 위상차에 따른 동작의 특성을 살펴보았으며 위상고정루프의 위상이 고정되어 가는 과정의 신호의 특성 들을 살펴 보았다. 동기가 유지 되 는 동안에 루프필 터 의 N값이 이웃하는 값 사이 에서 토글 되 는것을 볼 수 있다.

성능/효과

시뮬레이션 결과를 보면 알 수 있듯이 루프필터 의 초기 값은 3이며 위상 비교기의 출력신호인 顽IDN0 호에 의 해 상 하향 계수를 하면서 위상 차를 줄여주는 역할을 한다.
결과를 보면 먼저 기준입 력신호(Ul)의 2 분주된 신호 (FFl_q)와 DC0의 출력신호(UU)가 위상비교기 에서 비교되며 DCO의 출력신호의 주파수 및 위상이 2분주된신호와 같아질 때까지 위상비교기의 출력신호 (而/如)에의해 루프필터가제어되어 두 신호의 위상이 고정되어 감을 알 수 있다. 이 결과를 위상이 고정되어 가는 과정과 위상동기를 유지하는 과정으로 나누어자세히 살펴 보면 각각 그림 14와 15와 같다.
결과를보면 알 수 있듯이 동기 가 유지 되는 동안에 루프필터 의 N값이 이웃하는 값사이에서 토글되는 것을 볼수 있다. 이와 같은 결과는 출력에서의 위상 지터로서 나타나게된다.

후속연구

이와 같은 위상지터는DCO 입 력고주파 신호(Fc)의 주파수를 크게 하면 개선될 수 있다. 앞으로 더 고려되어야할 내용은 광 대역 다 채널 신호의발생을 위해서 주파수 합성 기의 가변 주파수 폭을 넓힐수 있는 방법과 디지털 통신시스템에서의 디지털 위상고정루프를 적용하여 시스템을 설계하는 방법 등을 고려하여야할 것이다.

참고문헌 (5)

Gardner, Floyd M: Phaselock Techniques, 2d ed., John Wiley and Sons, New York, 1979.
A. Blanchard, Phase-Locked Loops Application to Coherent Receiver Design. New York: Wiley, 1976.
P. H. Saul and D. G. Taylor, "A high-speed direct frequency synthesizer," IEEE J. Solid-State Circuits, Vol.25, no. 1, pp.215-219, 1990.

상세보기
C. J. Byrne, "Properties and design of the phase-controlled oscillator with a sawtooth comparator," Bell Syst. tech. J., Mar. 1962.
Lindsey, William C, Chak Ming, Chie, "A Survey of Digital Phase-Locked Loops", Proc. lEEE, vol. 69, April 1981

이 논문을 인용한 문헌

저자의 다른 논문 :

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[국내논문] 주파수도약 대역확산시스템을 위한 디지털 위상고정루프의 설계 및 성능분석
Design and Performance Analysis of the Digital Phase-Locked Loop For Frequency Hopping Spread Spectrum system 원문보기

초록
AI-Helper

Abstract ▼ AI-Helper

Keyword

AI 본문요약
AI-Helper

문제 정의

제안 방법

성능/효과

후속연구

참고문헌 (5)

이 논문을 인용한 문헌

저자의 다른 논문 :

활용도 분석정보

활용도 Top5 논문

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[국내논문] 주파수도약 대역확산시스템을 위한 디지털 위상고정루프의 설계 및 성능분석 Design and Performance Analysis of the Digital Phase-Locked Loop For Frequency Hopping Spread Spectrum system 원문보기

초록 용어보기논문에서 용어와 풀이말을 자동 추출한 결과로, 시범 서비스 중입니다. AI-Helper

Abstract ▼ AI-Helper

Keyword

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

성능/효과

후속연구

참고문헌 (5)

이 논문을 인용한 문헌

저자의 다른 논문 :

김성철 (22)

활용도 분석정보

활용도 Top5 논문 더보기

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

[국내논문] 주파수도약 대역확산시스템을 위한 디지털 위상고정루프의 설계 및 성능분석
Design and Performance Analysis of the Digital Phase-Locked Loop For Frequency Hopping Spread Spectrum system 원문보기

초록
AI-Helper

AI 본문요약
AI-Helper

활용도 Top5 논문