[논문]FPGA기반 멀티레벨 인버터의 다중 반송신호 PWM 기법 구현

전태원; 이홍희; 김흥근; 노의철

doi:10.6113/tkpe.2010.15.4.288

FPGA기반 멀티레벨 인버터의 다중 반송신호 PWM 기법 구현
Implementation of an FPGA-based Multi-Carrier PWM Techniques for Multilevel Inverter 원문보기

전력전자학회 논문지 = The Transactions of the Korean Institute of Power Electronics, v.15 no.4, 2010년, pp.288 - 295

전태원 (울산대 전기전자정보시스템공학부) , 이홍희 (울산대 전기전자정보시스템공학부) , 김흥근 (경북대 전기공학과) , 노의철 (부경대 전기공학과)

초록
AI-Helper

멀티레벨 인버터는 대용량 전력변환 분야의 요구를 만족하면서 파형왜곡을 감소시켜 전력품질 향상시킬 수 있으므로 근래에 상당히 주목받고 있다. 그런데 전압레벨이 증가함에 따라 복잡한 PWM 알고리즘을 구현하는데 FPGA가 적합하다. 본 논문에서는 FPGA로 5-레벨 다이오드 클램핑형 멀티레벨 인버터의 PWM 신호발생 기법을 제시한다. 유도전동기 제어용 DSP와 FPGA사이에 3상 기준전압 값을 안정되게 전송하는 기법을 제시한다. 32-비트 DSP와 cyclone-III FPGA를 사용한 실험 및 시뮬레이션을 통하여 반송신호 발생 방법으로 PWM 신호를 발생시키는 기법의 타당성을 검증한다.

Abstract ▼ AI-Helper

Multi-level inverters have drawn much of attention in recent years because it can meet the demand of high power applications and good power quality associated with reduced harmonic distortion. As the number of voltage level increases, field programmable gate arrays (FPGAs) are suitable for the implementation of multi-level modulation algorithm. This paper proposes the implementation method for generating PWM pulses at the three phase diode clamped five-level inverter using FPGA. The strategy for communicating stably the data of three-phase reference voltages between the DSP and FPGA is suggested. The techniques for generating PWM signals based on a multi-carrier modulation method are carried out through the experiments with 32-bit DSP and Cyclone-III FPGA.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

본 논문에서는 3-레벨 NPC 인버터를 모듈을 두 개 직렬로 연결한 3상 직렬형 멀티레벨 인버터의 PWM 신호 발생을 FPGA를 사용하여 구현하는 방식을 제시하였다. 교류전동기의 제어용으로 사용되는 32-비트 DSP와 FPGA사이에 3상 기준전압값을 안정되게 전송하는 데이터 전송방법을 개발하였다.

제안 방법

32-비트 DSP와 Cyclone-III FPGA를 사용한 실험을 통하여 제시한 기법의 타당성을 확인한다.
교류전동기 제어용으로 TI사의 32-비트 DSP인 TMS320F2812를 사용한다. 3상 교류 전류와 전압, 커패시터 전압은 측정회로와 DSP에 내장된 A/D컨버터를 통하여 검출되며, 엔코더 출력펄스를 QEP 기능을 사용하여 전동기 속도를 계산한다.
그림 1(a)에서는 3-레벨 NPC 인버터를 한개의 셀로 하고, 두개의 셀을 직렬로 연결한 구조를 가지고 있다. 각 셀별 8개의 스위칭소자로 구성되어 출력 전압은 3-레벨이므로 2개 셀을 직렬로 연결하여 5-레벨의 출력 전압을 발생할 수 있는 멀티레벨 인버터로 구성하였다. 두 개의 셀은 독립적인 입력 직류전원을 가지며, 이 직류전원 전압 즉 커페시터 C_A1(또는 C_A2)에 걸리는 전압을 2E라 할 경우 셀 A1의 2개 커패시터 C_A11과 CA₁₂ (셀 A2의 경우에는 C_A21과 CA₂₂)에 전압 E로 각각 분배된다.
본 논문에서는 3-레벨 NPC 인버터를 모듈을 두 개 직렬로 연결한 3상 직렬형 멀티레벨 인버터의 PWM 신호 발생을 FPGA를 사용하여 구현하는 방식을 제시하였다. 교류전동기의 제어용으로 사용되는 32-비트 DSP와 FPGA사이에 3상 기준전압값을 안정되게 전송하는 데이터 전송방법을 개발하였다. 그리고 FPGA로 8개 레벨의 다중반송파를 발생시키는 방식은 멀티레벨 인버터에서 전압레벨 수가 증가 시 또는 MMMM방법 및 MMWW방식 등 다른 PWM방식을 사용 시에도 쉽게 수정할 수 있는 장점이 있다.
이 멀티레벨 인버터의 제어하기 위하여 2-레벨 인버터에서 많이 사용하고 있는 공간변조기법을 사용하는 논문들이 많이 발표되었으나, 출력전압의 레벨 수가 증가할수록 연산량 및 제어알고리즘이 급격히 복잡해진다는 문제점이 있다^[7-9]. 따라서 5-레벨 인버터와 같이 레벨 수가 많은 멀티레벨인버터에는 공간벡터를 이용한 SVPWM방식은 적용하기가 상당한 문제점이 있으므로, 반송신호 기반의 SPWM방식을 채택하여 3상 5-레벨 인버터에서 FPGA를 사용한 PWM 신호 발생 기법을 제시한다. 32-비트 DSP와 Cyclone-III FPGA를 사용한 실험을 통하여 제시한 기법의 타당성을 확인한다.
본 논문에서는 멀티레벨 인버터 종류 중 3-레벨 Neutral point clamp (NPC) 구조의 다이오드 클램핑형 멀티레벨 인버터 2개를 직렬로 연결하여 5-레벨 출력전압을 가지는 인버터를 구성한다. 이 멀티레벨 인버터의 제어하기 위하여 2-레벨 인버터에서 많이 사용하고 있는 공간변조기법을 사용하는 논문들이 많이 발표되었으나, 출력전압의 레벨 수가 증가할수록 연산량 및 제어알고리즘이 급격히 복잡해진다는 문제점이 있다^[7-9].
한편 DSP에서 전송받은 16비트 데이터 중 상위 3개 비트 D15, D14, D13을 분석하여 3상 중 어떤 상의 기준전압이 입력된 지를 판별하고 각 상 기준전압 값을 입력한다. DSP로부터 3상 기준전압 값을 모두 전송받은 후, M-밴드 기본반송신호 발생용 16비트 타이머가 언더플로우일 때 반송신호 비교용 3상 기준전압 값을 전송받은 새로운 값으로 경신한다.

대상 데이터

멀티레벨 인버터의 전력회로에서 과전류 등 고장신호가 발생되면 3상 출력 PWM 신호 모두 차단시키는 보호장치가 포함되어 있다. FPGA는 Altera사의 Cyclone III EP3C10E144 모델을 사용하였다.
교류전동기 제어용으로 TI사의 32-비트 DSP인 TMS320F2812를 사용한다.

이론/모형

많은 PWM 신호 등 복잡한 디지털회로를 쉽게 구현하기 위하여 프로그램어블 논리소자인 CPLD (Complex Programmable Logic Device)와 FPGA (Field Programmable Gate Array) 등을 사용한다.
본 논문에서는 구현이 비교적 간단하고 인버터 전압 레벨 변화에 쉽게 변경시킬 수 있는 정현파 기준전압과 다중 레벨의 반송신호와 비교하는 SPWM방식을 사용한다[10]. 그림 2는 다중 반송신호를 정현파 기준 신호과 비교하여 펄스 폭을 제어하는 방식을 보인 것으로, 다중 반송신호 PWM방법으로 MMMM 방식, MMWW 방식, MWMW 방식이 있으나, MWMW방식을 사용하였다 이 그림에서 보면 M-기반 반송신호와 W-기반 반송신호를 레벨 이동시켜 8개의 반송신호를 발생시키며, 이 때 레벨 이동시키는 옵셋 값은 인버터의 출력전압의 단계 수 및 기준전압의 정밀도에 결정된다.

성능/효과

그리고 FPGA로 8개 레벨의 다중반송파를 발생시키는 방식은 멀티레벨 인버터에서 전압레벨 수가 증가 시 또는 MMMM방법 및 MMWW방식 등 다른 PWM방식을 사용 시에도 쉽게 수정할 수 있는 장점이 있다. 실험 밀 시뮬레이션을 통하여 본 논문에서 제시한 FPGA로 PWM 발생기법의 타당성을 확인하였다..

질의응답

핵심어	질문	논문에서 추출한 답변
	멀티레벨 인버터가 대용량 분야의 전력변환기로 많은 주목을 받는 이유는?	멀티레벨 인버터는 수 년 전부터 수 MW급 고압 유도전동기 구동을 포함하여 대용량 분야의 전력변환기로 많은 주목을 받기 시작하였다. 왜냐하면 멀티레벨 인버터는 출력전압의 크기를 쉽게 증가시킬 수 있고, 고조파에 의한 파형왜곡을 감소시켜 전력품질을 향상 시킬 수 있으며 전자파 역시 감소시키는 장점이 있기 때문이다[1][2].
	CPLD의 장단점은?	많은 PWM 신호 등 복잡한 디지털회로를 쉽게 구현하기 위하여 프로그램어블 논리소자인 CPLD (Complex Programmable Logic Device)와 FPGA (Field Programmable Gate Array) 등을 사용한다. 여기서 CPLD는 PAL방식으로 데이터 저장을 EEPROM으로 함으로써 전원을 꺼도 데이터를 유지하는 비휘발성이며 속도가 빠르다는 장점이 있으나 게이트 용량에 한계가 있으므로 용량이 작다는 문제점이 있다. 이에 반하여 FPGA는 데이터를 휘발성인 SRAM으로 저장하기 때문에 전원을 인가할 때마다 외부 configuration flash로부터 데이터를 다운로드하여야 한다는 문제점이 있으나, 게이트 용량이 상당히 크다는 장점과 함께 메모리와 PLL/DLL 등 다양한 기능을 가지고 있다.
	멀티레벨 인버터의 레벨 수 증가의 단점은?	멀티레벨 인버터의 레벨을 높이면 출력전압의 계단 수가 증가되어 고조파 왜곡을 감소시키면서 출력전압 크기를 증가시킬 수 있다. 그런데 이 레벨 수의 증가는 필요한 스위칭소자 수를 증가시키고, 스위칭소자의 PWM제어 신호 역시 증가함에 따라 이 스위칭소자들의 스위칭 신호 발생 회로가 더 복잡하게 된다.

참고문헌 (10)

A.Nahae, I.Takahashi, and H.Akagi, "A New neutralpoint- clamped PWM Inverter", IEEE Trans. Ind. Appl. Vol. 17, No. 5, pp. 518-532, 1981, Sep./Oct.
B.Singh, B.N.Singh, A.Chandra, K.A1-Haddad, A.Pandey, and D.Kothari, "A review of three-phase improved power quality AC-DC converters", IEEE Trans. Ind. Electron., Vol. 51, No. 3, pp. 641-660, 2004, Jun.

상세보기
J.Rodriguez, J.Lai, and F.Z.Peng, "Multilevel inverters: A survey of topologies, controls, and applications", IEEE Trans. Ind. Electron., Vol. 49, No. 4, pp. 724-738, 2002, Aug.

상세보기
J.J.Rodriguez-Andina, M.J.Moure, and M.D.Valdes" Features, design tools, and application domains of FPGAs", IEEE Trans. Ind. Electron., Vol. 54, No. 4, pp. 1810-1823, 2007, Aug.

상세보기
C.Sanabria, S.Ramiex, V.Cardenas, and J.Arau, "PWM Switching Patterns Optimization for Multilevel Inverter Using a FPGA", in Proc., IEEE-CIET, pp. 207-211, 2004.
S.Mekhilef and A.Masaoud, "Xilinx FPGA Based Multilevel PWM Single Phase Inverter", in Proc., IEEE-ICIT, pp. 259-264, 2006.
O.Lopez, J.Alvarez, J.D.Gandoy, F.D.Freijedo, A. Nogueiras, A.Lago, and C.M.Panalver, "Comparsion of the FPGA Implementation of Two Multilevel Space Vector PWM Algorithms", IEEE Trans. Ind. Electron., Vol. 55, No. 4, pp. 1537-1547, 2008, April.

상세보기
O.Lopez, J.Alvarez, J.D.Gandoy, and F.D.Freijedo, "Multilevel Multiphase Space Vector PWM Algorithm", IEEE Trans. Ind. Electron., Vol. 55, No. 5, pp. 1933-1942, 2008, May.

상세보기
L.Franquelo, M.Prats, R.Portillo, J.Galvan, M.Perales, J.Carrasco, E.Diez, and J,Jimenez, "Three-dimensional space-vector modulation algorithm for four-leg multilevel converters using abc coordinates", IEEE Trans. Ind. Electron., Vol. 53, No. 2, pp. 458-466, Apr.

상세보기
N.A.Azli and P.Y.Lim, "Implementation of a Single-carrier Multilevel PWM Technique Using Field Programmable Gate Array (FPGA)", in Proc., IEEE-PEDS, 2007, pp. 836-841, 2006.

LOADING...

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증