선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 그 중 테스트 방법론의 하나인 내장된 자체 테스트 방법을 적용할 때에 저전력 테스트가 가능하도록 하는 연구가 많이 연구되었다. 본 논문에서는 내장된 자체 테스트 방법을 사용할 때에 패턴 생성기로 사용되는 LFSR의 구조에 약간의 게이트를 추가하여 테스트 시 발생하는 회로내부의 WSA를 효과적으로 줄이는 패턴 생성기를 제안하였다.
- 그러나 아무 기준 없이 주 입력부의 천이 확률을 줄일 경우 고장 검출율이 감소하게 된다. 본 논문에서는 천이를 줄여도 고장 검출율에 영향을 미치지 않는 주 입력부를 선택하는 알고리듬을 제안하였다. 이를 위해 테스트 시 가장 많은 WSA를 발생시키는 노드를 heavy node로 정의하였고, heavy node의 천이를 발생시키는 입력부들을 heavy inputs으로 정의하여, heavy inputs의 천이를 줄이도록 하였다.
- 본 논문은 기존 기법들의 단점을 보완하여, 테스트 시 희로 내에서 불필요하게 발생하는 SA를 줄여, 적은 하드웨어 오버헤드에도 고장 검출율을 증가시키는 저전력 테스트 패턴 생성기를 제안하였다.
가설 설정
- - CMOS 회로에서 소비되는 에너지의 90% 이상이 SA 로 인해 발생하는 것을 생각해 볼 때, 테스트 시 WSA 를 줄인다면 테스트 시 소비 전력을 줄일 수 있을 것이다. WSA는 노드에서 발생하는 천이 수와 커패시턴스값을 곱한 값으로, SA보다 더 정확한 전력 소비에 관한 파라미터이 다.
제안 방법
- 일반적으로 heavy node를 많이 선정하면 선택된 노드들의 WSA가 줄어들어 소비 전력은 감소하지만 고장 검출율은 감소하게 된다. Heavy node의 개수에 따라 테스트 시 발생하는 WSA와 고장 검출율의 변화를 확인하기 위해 ISCAS85 회로 중 주 입력부가 33개인 C1908회로를 테스트 대상 회로로 하여 heavy node의 개수에 따른 변화를 시뮬레이션 하였다. 이에 따른 결과를 표 1에 나타내었다.
- 두 개 이상의 다중 heavy node들을 선택할 때, 단순히 WSA가 큰 순서대로 heavy node를 정의한다면 다중 heavy node를 선택한 효과는 미미하다. WSA가 가장 큰 heavy node와 연관된 노드에서 WSA가 큰 노드들이 산재해 있을 가능성이 크기 때문이다為 따라서 테스트 시 발생하는 WSA를 효율적으로 줄이기 위해서 이미 선택되어진 heavy node와 독립적인 노드 중에서 WSA가 큰 노드를 추가 heavy node로 정하였다. 독립적인 노드인지 확인을 위해 heavy node의 콘을 구하고 콘에 속하는지에 따라 독립의 여부를 판단하였다.
- 의사 무작위 패턴을 가해주었을 경우이다. 각 실험마다 15000개의 테스트 패턴을 테스트 대상 회로에 인가해 주고 WSA를 구하였으며, 의사 무작위 패턴 테스트 시 발생하는 WSA를 기준으로 하여 total WSA reduction을 구하였다. 결과를 통해 다수의 heavy node 를 선택하면 할수록 테스트 시 발생하는 WSA가 감소함을 볼 수 있다.
- 고장 검출율과 WSA를 구하였다. 그리고 의사 무작위 테스트 패턴을 본 논문에서 제시하는 변형된 LFSR에서 생성하는 패턴으로 바꾼 후, 각 노드에서 발생하는 WSA의 합과 고장 검출율을 계산하였다. 본 논문에서는 천이 수와 노드의 팬 아웃 수를 곱한 값으로 WSA의 근사값을 계산하였다.
- Heavy node에서 발생하는 천이는 고장 검출율을 증가시키기 위해 발생하기 보다는 다른 고장을 검출하면서 발생하는 과도한 천이이기 때문에 그 천이를 줄여도 고장 검출율에는 큰 영향을 미치지 않음을 실험을 통해 확인하였다. 그리고 정해진 heavy inputs에 인가되는 논리 값의 확률을 무작위 패턴 저항 고장을 검출해 낼 수 있는 패턴을 생성하도록 결정함으로써 고장 검출율을 증가시키도록 하였다.
- 전에 제안한 기법"'은 고장 검출율 및 heavy node의 수에 대한 고려 없이 heavy inputs이 주 입력부의 20%가 되기 전까지 heavy nodes를 찾는 방법이다. 기존의 기법들과 본 논문에서 제안하는 방법을 비교 실험하였다.
- 따라서 적절한 heavy node의 수를 정한다면 테스트 시 WSA의 감소를 가져오면서 높은 고장 검출율을 얻도록 할 수 있을 것이다. 논문에서는 고장 검출율이 감소하지 않을 때까지 heavy nodes를 선택하고 그에 따른 heavy inputs을 결정하였다. 다중 heavy node를 선택할 때의 알고리듬은 그림 5에 나타내었다.
- WSA가 가장 큰 heavy node와 연관된 노드에서 WSA가 큰 노드들이 산재해 있을 가능성이 크기 때문이다為 따라서 테스트 시 발생하는 WSA를 효율적으로 줄이기 위해서 이미 선택되어진 heavy node와 독립적인 노드 중에서 WSA가 큰 노드를 추가 heavy node로 정하였다. 독립적인 노드인지 확인을 위해 heavy node의 콘을 구하고 콘에 속하는지에 따라 독립의 여부를 판단하였다.
- 그리고 의사 무작위 테스트 패턴을 본 논문에서 제시하는 변형된 LFSR에서 생성하는 패턴으로 바꾼 후, 각 노드에서 발생하는 WSA의 합과 고장 검출율을 계산하였다. 본 논문에서는 천이 수와 노드의 팬 아웃 수를 곱한 값으로 WSA의 근사값을 계산하였다. 테스트 대상 회로는 ISCAS 회로이며, 2000개의 패턴을 더 가해도 더 이상 새로운 고장을 검출하지 못할 때 고장 시뮬레이션을 멈추도록 하였다.
- 우선 LFSR을 이용하여 의사 무작위 테스트 패턴들을 생성한 후, 생성한 패턴을 테스트 대상 회로에 가해준다. 이때 회로 내부의 모든 노드에서 발생하는 WSA를 계산한다.
- 우선 의사 무작위 패턴을 가해준 후, 검출되지 않는 무작위 패턴 저항 고장들의 리스트를 작성한 후 그 고장들을 검출해 낼 수 있는 테스트 벡터들을 생성해 낸다. 그림 3에는 주 입력부가 10개인 테스트 대상 회로에 대해 무작위 패턴 저항 고장을 검출하는 10개의 테스트 패턴을 생성한 예를 나타내었다.
- 우선 일반적인 LFSR에서 생성하는 의사 무작위 테스트 패턴을 생성한 후, 그 패턴을 회로에 인가하였을 때의 고장 검출율과 WSA를 구하였다. 그리고 의사 무작위 테스트 패턴을 본 논문에서 제시하는 변형된 LFSR에서 생성하는 패턴으로 바꾼 후, 각 노드에서 발생하는 WSA의 합과 고장 검출율을 계산하였다.
- Heavy node의 천이를 줄이기 위해 heavy node에 영향을 미치는 입력부의 천이를 줄여야 한다. 이를 위해 heavy naie에 천이를 일으키는 회로의 주 입력부를 heavy inputs으로 정의하였고, heavy inputs에 인가되는 패턴들의 '0'과 T의 분포를 변화시키도록 AND/OR 게이트 트리의 출력을 인가하여 천이를 줄이도록 하였다. 입력부에 인가되는 패턴의 '0'과 T의 분포는 회로의 고장 검출율에 영향을 미칠 수 있는데, 효율적인 테스트를 위하여 무작위 저항 고장을 검출하는 패턴을 생성할 확률을 높이도록 '0'과 .
- 따라서 고장 검출율에 영향을 미치지 않도록 heavy inputs에 연결하는 게이트 트리의 적절한 depth를 선택하는 것이 중요하다. 이를 위해 고장 검출율을 높이는 패턴을 발생시키는 확률을 높이도록 그 depth를 결정하였다.
- 본 논문에서는 천이를 줄여도 고장 검출율에 영향을 미치지 않는 주 입력부를 선택하는 알고리듬을 제안하였다. 이를 위해 테스트 시 가장 많은 WSA를 발생시키는 노드를 heavy node로 정의하였고, heavy node의 천이를 발생시키는 입력부들을 heavy inputs으로 정의하여, heavy inputs의 천이를 줄이도록 하였다. Heavy node에서 발생하는 천이는 고장 검출율을 증가시키기 위해 발생하기 보다는 다른 고장을 검출하면서 발생하는 과도한 천이이기 때문에 그 천이를 줄여도 고장 검출율에는 큰 영향을 미치지 않음을 실험을 통해 확인하였다.
- 따라서 입력부의 천이를 감소시켜도 고장 검출율에 크게 영향을 받지 않는 특정 입력부를 선택하는 것이 필요하다. 이를 위해 테스트 시 불필요하게 많은 WSA가 발생하는 노드를 찾고, 그 노드의 WSA를 줄이도록 특정 입력부를 정하였다.
- 8로 한다면 그림 3에 나오는 패턴들을 만들어낼 확률을 증가시킬 수 있을 것이다. 이처럼 의사 무작위 패턴 저항 고장을 검출할 수 있는 패턴을 생성하는 확률을 증가시키도록 각 heavy input에 따른 발생 확률을 결정한다.
대상 데이터
- 본 논문에서는 천이 수와 노드의 팬 아웃 수를 곱한 값으로 WSA의 근사값을 계산하였다. 테스트 대상 회로는 ISCAS 회로이며, 2000개의 패턴을 더 가해도 더 이상 새로운 고장을 검출하지 못할 때 고장 시뮬레이션을 멈추도록 하였다.
이론/모형
- 내장된 자체 테스트 기법에서는 테스트 패턴 생성기로 LFSR을 사용한다. LFSR을 사용할 때 논리값 '0' 혹은 丁이 생성될 확률은 각각 0.
성능/효과
- 회로 내부에서 가장 많은 WSA가 발생하는 노드를 heavy node로 정의하였다.(4) Heavy node의 과도한 천이를 줄인다면 테스트 시 전체 소비 전력을 줄일 수 있다. Heavy node의 천이를 줄이기 위해 heavy node에 영향을 미치는 입력부의 천이를 줄여야 한다.
- 이를 위해 테스트 시 가장 많은 WSA를 발생시키는 노드를 heavy node로 정의하였고, heavy node의 천이를 발생시키는 입력부들을 heavy inputs으로 정의하여, heavy inputs의 천이를 줄이도록 하였다. Heavy node에서 발생하는 천이는 고장 검출율을 증가시키기 위해 발생하기 보다는 다른 고장을 검출하면서 발생하는 과도한 천이이기 때문에 그 천이를 줄여도 고장 검출율에는 큰 영향을 미치지 않음을 실험을 통해 확인하였다. 그리고 정해진 heavy inputs에 인가되는 논리 값의 확률을 무작위 패턴 저항 고장을 검출해 낼 수 있는 패턴을 생성하도록 결정함으로써 고장 검출율을 증가시키도록 하였다.
- 각 실험마다 15000개의 테스트 패턴을 테스트 대상 회로에 인가해 주고 WSA를 구하였으며, 의사 무작위 패턴 테스트 시 발생하는 WSA를 기준으로 하여 total WSA reduction을 구하였다. 결과를 통해 다수의 heavy node 를 선택하면 할수록 테스트 시 발생하는 WSA가 감소함을 볼 수 있다. 곧 heavy node를 많이 선택하면 할수록 게이트 트리를 연결할 입력부인 heavy inputs의 수가 많아지므로 테스트 시 발생하는 천이의 수는 현저하게 .
- 본 논문에서 제안하는 기법은 고장 검출율이 감소하지 않을 때까지 heavy node의 수를 결정하므로 고장 검출율이 기존의 기법들보다 증가하며 테스트 패턴이 줄어듦을 확인할 수 있다. 결과적으로 전체 소비 전력과 비례하는 WSA가 적게는 28.7% 에서 많게는 53.9%까지 감소함을 확인할 수 있다.
- 감소하였다. 또한 높은 고장 검출율을 얻을 수 있음을 확인하였다.
- 수 있다. 또한 패턴 수의 감소로 테스트 시간을 줄일 수 있으며, 테스트 시 WSA/pattem의 감소를 통해 소비전력이 감소하였음을 알 수 있다. 하지만 AND/OR 게이트 트리의 존재로 인해 기존의 기법보다 하드웨어 오버헤드는 약간 증가하며, 테스트 대상 회로 대비 약 3%의 하드웨어 오버헤드를 갖는다.
- 본 논문에 제안하는 방법은 테스트 시 고장 검출율에 영향을 미치지 않는 과도한 천이를 유발하는 heavy node의 천이를 줄이도록 heavy inputs을 정하였고, 고장 검출율을 높여주는 테스트 패턴 생성 확률을 높여줌으로써, 고장 검줄율이 상승하는 것을 실험을 통해 확인할 수 있다. 또한 패턴 수의 감소로 테스트 시간을 줄일 수 있으며, 테스트 시 WSA/pattem의 감소를 통해 소비전력이 감소하였음을 알 수 있다.
- 가해주는 패턴의 수가 많아짐으로써 WSA가 증가하는 경우도 있다. 본 논문에서 제안하는 기법은 고장 검출율이 감소하지 않을 때까지 heavy node의 수를 결정하므로 고장 검출율이 기존의 기법들보다 증가하며 테스트 패턴이 줄어듦을 확인할 수 있다. 결과적으로 전체 소비 전력과 비례하는 WSA가 적게는 28.
- 제안하는 알고리듬에 따라 heavy node의 수를 결정하여 실험한 후, 기존의 방법과의 비교를 통해 본 논문에서 제시하는 방법의 효율성을 확인하였다. 비교 논문으로 제시된 기존의 논문図은 본 논문에서 제시하는 방법과 다른 기준으로 입력단을 선택하여, 선택된 입력부의 천이를 줄여 회로 내부의 WSA를 줄인 방법이다.
- 제안한 방법을 ISCAS 회로에 적용한 결과 기존의 방법에 비해 소비 전력이 감소하였고, 테스트 패턴 수가 감소하였다. 또한 높은 고장 검출율을 얻을 수 있음을 확인하였다.
- WSA/patteme 하나의 패턴을 회로에 인가하여 줄 때 발생하는 WSA의 기댓값으로, 평균 소비 전력과 밀접한 관계가 있다. 표 3에 나와 있는 것처럼 게이트 트리에 대한 오버헤드는 증가하는 편이지만 WSA/patteme 기존의 기법들보다 감소함을 확인할 수 있다.
후속연구
- 하지만 n=2 또는 3일 때는 고장 검출율은 높아지면서 WSA는 감소함을 볼 수 있는데, 이는 선택한 heavy inputs에 인가되는 패턴이 회로 내부의 WSA를 감소시키면서 동시에 고장 검줄율을 상승하도록 만들기 때문이다. 따라서 적절한 heavy node의 수를 정한다면 테스트 시 WSA의 감소를 가져오면서 높은 고장 검출율을 얻도록 할 수 있을 것이다. 논문에서는 고장 검출율이 감소하지 않을 때까지 heavy nodes를 선택하고 그에 따른 heavy inputs을 결정하였다.
- 된다. 이 확률을 변화시켜 주 입력부의 천이 확률을 줄인다면 회로 내부의 천이 또한 줄어들게 되므로 저전력 테스트를 할 수 있을 것이다. 그러나 아무 기준 없이 주 입력부의 천이 확률을 줄일 경우 고장 검출율이 감소하게 된다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.