임베디드 시스템의 저장매체 시장의 플래시 메모리의 점유율이 증가되고 반도체 산업이 성장함에 따라 플래시 메모리의 수요와 공급이 큰 폭으로 증가하고 있다. 특히 스마트폰, 테블릿 PC, SSD등 SoC(System on Chip)산업에 많이 사용되고 있다. 플래시 메모리는 셀 배열 구조에 따라 NOR-형과 NAND-형으로 나뉘고 NAND-형은 다시 Cell당 저장 가능한 bit수에 따라서 SLC(Single Level Cell)과 MLC(Multi Level Cell)로 구분된다. NOR-형은 BIST(Bulit-In Self Test), BIRA(Bulit-In Redundancy Analysis)등의 많은 연구가 진행되었지만 NAND-형의 경우 BIST 연구가 적다. 기존의 BIST의 경우 고가의 ATE 등의 외부 장비를 사용하여 테스트를 진행해야한다. 하지만 본 논문은 MLC NAND-형 플래시 메모리를 위해 제안되었던 MLC NAND March(x)알고리즘과 패턴을 사용하며 내부에 필요한 패턴을 내장하여 외부 장비 없이 패턴 테스트가 가능한 유한상태머신(Finite State Machine) 기반구조의 MLC NAND-형 플래시 메모리를 위한 BIST를 제안하여 시스템의 신뢰도 향상과 수율향상을 위한 시도이다.
임베디드 시스템의 저장매체 시장의 플래시 메모리의 점유율이 증가되고 반도체 산업이 성장함에 따라 플래시 메모리의 수요와 공급이 큰 폭으로 증가하고 있다. 특히 스마트폰, 테블릿 PC, SSD등 SoC(System on Chip)산업에 많이 사용되고 있다. 플래시 메모리는 셀 배열 구조에 따라 NOR-형과 NAND-형으로 나뉘고 NAND-형은 다시 Cell당 저장 가능한 bit수에 따라서 SLC(Single Level Cell)과 MLC(Multi Level Cell)로 구분된다. NOR-형은 BIST(Bulit-In Self Test), BIRA(Bulit-In Redundancy Analysis)등의 많은 연구가 진행되었지만 NAND-형의 경우 BIST 연구가 적다. 기존의 BIST의 경우 고가의 ATE 등의 외부 장비를 사용하여 테스트를 진행해야한다. 하지만 본 논문은 MLC NAND-형 플래시 메모리를 위해 제안되었던 MLC NAND March(x)알고리즘과 패턴을 사용하며 내부에 필요한 패턴을 내장하여 외부 장비 없이 패턴 테스트가 가능한 유한상태머신(Finite State Machine) 기반구조의 MLC NAND-형 플래시 메모리를 위한 BIST를 제안하여 시스템의 신뢰도 향상과 수율향상을 위한 시도이다.
As the occupancy rate of the flash memory increases in the storage media market for the embedded system and the semi-conductor industry grows, the demand and supply of flash memory is increasing by a big margin. They are especially used in large quantity in the smart phones, tablets, PC, SSD and Soc...
As the occupancy rate of the flash memory increases in the storage media market for the embedded system and the semi-conductor industry grows, the demand and supply of flash memory is increasing by a big margin. They are especially used in large quantity in the smart phones, tablets, PC, SSD and Soc(System on Chip) etc. The flash memory is divided into the NOR type and NAND type according to the cell arrangement structure and the NAND type is divided into the SLC(Single Level Cell) and MLC(Multi Level Cell) according to the number of bits that can be stored in each cell. Many tests have been performed on NOR type such as BIST(Bulit-In Self Test) and BIRA(Bulit-In Redundancy Analysis) etc, but there is little study on the NAND type. For the case of the existing BIST, the test can be proceeded using external equipments like ATE of high price. However, this paper is an attempt for the improvement of credibility and harvest rate of the system by proposing the BIST for the MLC NAND type flash memory of Finite State Machine structure on which the pattern test can be performed without external equipment since the necessary patterns are embedded in the interior and which uses the MLC NAND March(x) algorithm and pattern which had been proposed for the MLC NAND type flash memory.
As the occupancy rate of the flash memory increases in the storage media market for the embedded system and the semi-conductor industry grows, the demand and supply of flash memory is increasing by a big margin. They are especially used in large quantity in the smart phones, tablets, PC, SSD and Soc(System on Chip) etc. The flash memory is divided into the NOR type and NAND type according to the cell arrangement structure and the NAND type is divided into the SLC(Single Level Cell) and MLC(Multi Level Cell) according to the number of bits that can be stored in each cell. Many tests have been performed on NOR type such as BIST(Bulit-In Self Test) and BIRA(Bulit-In Redundancy Analysis) etc, but there is little study on the NAND type. For the case of the existing BIST, the test can be proceeded using external equipments like ATE of high price. However, this paper is an attempt for the improvement of credibility and harvest rate of the system by proposing the BIST for the MLC NAND type flash memory of Finite State Machine structure on which the pattern test can be performed without external equipment since the necessary patterns are embedded in the interior and which uses the MLC NAND March(x) algorithm and pattern which had been proposed for the MLC NAND type flash memory.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
가설 설정
앞에서 보여주는 시뮬레이션들은 결함이 발생하지 않은 것으로 가정하고 시뮬레이션을 동작시킨 것이다. 결함의 발생여부를 확인하기 위한 신호는 pass_fail 신호로 결함이 발생하지 않으면 “1”이 출력되고 결함이 발생하면 “0”을 출력한다.
제안 방법
[표 5]에 보여 지는 테스트 패턴을 모두 수행하면서 테스트 패턴 카운트인 P Count가 “12”가 되면 테스트를 수행하는 동안 결함이 검출되었는지 Comparator 모듈을 통해 플래시 메모리에 Write한 테스트 패턴의 Data와 ROM의 테스트 패턴을 비교해서 확인을 한다.
Ⅳ장에서 MLC NAND-형 플래시 메모리의 셀 구조와 논문에 사용될 MLC NAND-March(x) 알고리즘에 대해 설명한다. Ⅴ장에서는 MLC NAND-March(x)알고리즘을 적용한 BIST구조를 제안하고 MBIST에 대한 구조의 설명과 동작 구조를 보여준다. Ⅵ장에서는 제안한 MBIST구조에 대한 실험 시뮬레이션에 대한 설명과 실험 결과를 설명한다.
본 논문에서는 기존에 제안된 MLC NANDMarch( x) 알고리즘[7]과 MLC NAND-형 플래시메모리 패턴[7]을 ROM에 저장해두고 ROM에 저장된 패턴을 이용하여 테스트를 진행하게 된다.
MLC NAND-형 플래시 메모리는 기존 저장장치에 비해 빠른 속도와 적은 전력 등의 이유로 품질향상을 위한 연구가 계속되고 있다. 본 논문에서는 대용량화가 용이하고 생산단가가 저렴해 많은 보급이 늘어나고 있으며 신뢰도 측면에서 중요한 역할을 차지하는 MLC NAND-형 플래시 메모리의 구조적 특성에 맞춰 고장을 검출 할 수 있도록, 기존에 제안된 March(x)알고리즘을 이용하여 Memory Built-In Self Test를 구성하였다.
위의 제안하는 FSM과 ROM에 저장해둔 테스트 패턴을 사용하여 MLC NAND-March(x)알고리즘을 수행하면서 NAND-형 플래시 메모리에서 발생할 수 있는 SAF, TF, SOF, CF와 플래시 메모리의 고유 고장인 Disturbance고장을 검출할 수 있는 Memory Built-In Self Test 구조를 구성하였다.
제안하는 FSM 기반의 MBIST 구조는 VerilogHDL로 기술하여 구현하였으며, 시뮬레이션은 Xilinx사 ISE에 포함된 ISim 시뮬레이터를 사용하여 RTL시뮬레이션을 하였다.
대상 데이터
다음 [그림 12]는 제안하는 MBIST 구조의 블록 다이어그램을 보여준다. 제안하는 MBIST는 크게 BIST Logic Controller, Address Generator, ME FSM, Comparator, ROM으로 구성 되어 있다.
이론/모형
본 논문의 제안하는 MBIST 구조는 MLC NANDMarch(x) 알고리즘을 사용하기 위해 FSM기반의 MBIST 구조[11～12]을 사용한다.
성능/효과
또한 [4]에비해서 Test Length는 한번의 Read동작이 줄어들었지만 동등한 Fault 검출률을 얻을 수 있기 때문에 Test 시간이 감소하는 이득을 얻게 된다. 또한 기존에 제시된 [3]은 NOR-형 플래시 메모리를 테스트하는 알고리즘이고, [4]는 NAND-형 플래시 메모리에 관한 알고리즘이지만 SLC 플래시 메모리를 위한 방법임을 감안할 때 MCL 적용하기가 어렵지만 제안하는 방법은 MLC 구조에 대한 Test가 가능하다는 강점이 있을 수 있다.
Ⅵ장에서는 제안한 MBIST구조에 대한 실험 시뮬레이션에 대한 설명과 실험 결과를 설명한다. 마지막으로 Ⅶ장에서 제안한 MLC NAND-형 플래시 메모리를 위한 BIST에 대한 연구결과와 향후 방안에 대한 결론을 맺는다.
시뮬레이션 결과와 같이 ME Start신호가 들어오게 되면 Idle상태에서 S0상태로 천이되면서 모든 메모리의 값들이 “11”로 Erase되는 것을 확인할 수 있다.
후속연구
본 논문에서 제안한 연구는 MLC NAND-형 플래시 메모리에 MBIST를 적용하기 위한 시도로 MLC NAND-March(x) 패턴 저장 공간으로 인해 오버헤드가 발생하지만 MLC NAND-형 플래시를 테스트할 수 있고 높은 Fault 검출에 따른 신뢰도 향상이라는 장점이 있을 수 있으며 MLC NAND-형 플래시 메모리의 수율 향상에 기여 할 수 있을 것이다.
지속적인 연구로 향후에는 테스트 패턴을 저장하지 않고 필요한 패턴을 생성할 수 있는 패턴생성기를 이용한 고장검출로 조금 더 빠르고 많은 종류의 Fault를 검출하고 오버헤드를 줄일 수 있는 연구가 필요하다.
질의응답
핵심어
질문
논문에서 추출한 답변
Flash EEPROM은 ROM과 어떻게 다른가?
FAMOS EPROM은 자외선을 쪼여 축적된 데이터를 소거하는 방식을 취하였기 때문에 경제성 등의 문제가 있어 이러한 문제점들을 해결하고자 탄생한 것이 전기적으로 소거하는 EEPROM (Electrically Erase & Programmable ROM)이다. 통상적으로 플래시 메모리는 Flash EEPROM을 가리키며 전기적으로 데이터를 변경할 수 있는 읽기 전용의 메모리로 전기적으로 고쳐 쓰기(rewrite)가 가능하다는 점에서 ROM(Read Only Memory)과 다르다. 그리고 데이터를 고쳐 쓰기 전에 소거(Flashing)동작이 필요하고 데이터가 지워지지 않는 점에서 휘발성 메모리(Volatile Memory)인 RAM(Random Access Memory)과 비휘발성 메모리(Nonvolatile Memory)인 ROM의 중간적 성향에 해당한다.
플래시 메모리의 장점은 무엇인가?
그리고 데이터를 고쳐 쓰기 전에 소거(Flashing)동작이 필요하고 데이터가 지워지지 않는 점에서 휘발성 메모리(Volatile Memory)인 RAM(Random Access Memory)과 비휘발성 메모리(Nonvolatile Memory)인 ROM의 중간적 성향에 해당한다. 플래시 메모리는 빠른 임의 접근속도, 작은 크기, 적은 전력 소모의 장점으로 인해 최근 일반 PC환경을 넘어서 서버타입 스토리지환경과 스마트 폰과 태블릿 PC 등 다양한 분야에서 공급과 수요가 크게 성장하고 있다. 플래시 메모리의 구조와 동작방식에 따라서 RAM과 같은 셀 배열 구조를 가져 셀별 접근이 자유로운 NOR-형과 페이지(Page)단위로 접근이 가능한 NAND-형으로 크게 구분된다.
플로팅 게이트 셀 구조는 어떻게 구성되는가?
플로팅 게이트 셀(Floating Gate Cell)은 NAND-형 플래시 메모리를 구성하는 가장 작은 기본 단위로 [그림 3]은 플로팅 게이트 셀 구조의 단면도를 보여준다. 전통적인 MOSFET(Metal Oxide Semiconductor Field-effect Transistor)구조에 플로팅 게이트(Floating Gate)가 추가된 형태로 구성되어 있다. 플로팅 게이트는 절연체로 구성된 터널 옥사이드(Tunnel Oxide)로 불리는 옥사이드 층(Oxide Layer)에 의해 실리콘 기판 (Silicon Substrate)과 절연되어 있고 컨트롤 게이트와는 ONO(Oxide Nitride Oxide)로 구성된 층에 의해 절연되어 있다.
참고문헌 (12)
Joe E. Brewer, Manzur Gill, "Nonvolatile MEmory Technologies with Emphasis on Flash" Institute of Electrical and Engineers, 2008.
Pavan P, Bez R, Olivo P, Zanoni E. "Flash memory cells-.an overview," Proc IEEE 1997;85(8):1248-.71
M. G. Mohammed and K. K. Saluja, "Flash Memory Disturbances : Modeling and Test," Proceedings of 19th VLSI Test Symposium, 2001, pp 218-224, April 2001.
S.Kchiu, J.C. Yeh, C.H. Huang, and C.W.Wu, "Diagonal Test and Diagnostic Schemes for Flash Memories," In Proceedings of International Test Conference, pp 37-46, 2002.
M. G. Mohammad, K. K. Saluja, and A. Yap, "Testing Flash Memories," In Proceedings of Thirteenth Int'l Conference on VLSI Design, pp 406-411, 2000.
Gi-Ung Jang, Phil-Joo Hwang, and Hoon Chang, "Fault Test Algorithm for MLC NAND-type Flash Memory" Journal of The Institute of Electronics Engineers of Korea Vol. 49-SD, NO. 4, April 2012.
Stefano Di Carlo, Michele Fabiano, Roberto Piazza, Paolo Prinetto, "Exploring Modeling and Testing of NAND Flash memories", IEEE 2010.
A. van de Goor. Testing Semiconductor Memories: Theory and Practice. John Wiley & Sons, Inc., 1991.
Advantech, Comparing SLC and MLC Flash Technologies and Structure, September, 2009.
Swati Singh, Chandrawat, "Built-In-Self Test for Embedded Memories by Finite State Machine" International Journal of Digital Application & Contemporary research, Volume2, Issu2, September 2013.
S. Sharma, V. Moyal, "Programmable FSM based MBIST Architecture", International Journal of Digital Application & Contemporary research, Volume 1, Issue 7, February 2013.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.