해쉬함수는 데이터와 명령에 대한 위변조를 방지와 같은 무결성 제공하거나 서명이나 키 분배 등 다양한 보안 프로토콜에서 서명 및 인증, 키 분배 목적으로 많이 사용되는 일방향성 함수(one-way function)다. 2005년 Wang에 의해 암호학적 취약성이 발견되기까지 해쉬함수로는 SHA-1이 많이 사용 되었다. SHA-1의 안전성에 문제가 생기게 되자 NIST(National Institute of Standards and Technology)에서는 암호학적으로 안전한 새로운 해쉬함수 개발 필요성을 느껴 2007년 11월에 공개적으로 새로운 해쉬함수에 대한 공모를 시작했으며, SHA-3로 명명된 새로운 해쉬함수는 2012년 최종 선정될 예정이다. 현재 제안된 SHA-3 함수들에 대한 암호학적인 특성과 하드웨어로 구현했을 때의 하드웨어 복잡도, 소프트웨어로 구현했을 때의 성능 등에 대한 평가가 이뤄지고 있다. 하지만 하드웨어로 구현된 해쉬함수의 중요한 특성 평가 척도(metrics)인 소비 전력 특성에 대한 연구는 활발히 이뤄지지 않고 있다. 본 논문에서는 제안된 SHA-3 해쉬함수를 하드웨어로 구현했을 경우의 소비 전력 특성을 분석하고 소비전력 특성 분석 결과를 토대로 SHA-3 해쉬함수 중에서 새로운 SHA-3 해쉬함수로 선정될 확률이 높은 Luffa 함수에 대한 저전력 구조를 제안한다. 제안된 저전력 구조는 기존의 Luffa 하드웨어보다 약 10% 정도 적은 전력을 소비함을 보인다.
해쉬함수는 데이터와 명령에 대한 위변조를 방지와 같은 무결성 제공하거나 서명이나 키 분배 등 다양한 보안 프로토콜에서 서명 및 인증, 키 분배 목적으로 많이 사용되는 일방향성 함수(one-way function)다. 2005년 Wang에 의해 암호학적 취약성이 발견되기까지 해쉬함수로는 SHA-1이 많이 사용 되었다. SHA-1의 안전성에 문제가 생기게 되자 NIST(National Institute of Standards and Technology)에서는 암호학적으로 안전한 새로운 해쉬함수 개발 필요성을 느껴 2007년 11월에 공개적으로 새로운 해쉬함수에 대한 공모를 시작했으며, SHA-3로 명명된 새로운 해쉬함수는 2012년 최종 선정될 예정이다. 현재 제안된 SHA-3 함수들에 대한 암호학적인 특성과 하드웨어로 구현했을 때의 하드웨어 복잡도, 소프트웨어로 구현했을 때의 성능 등에 대한 평가가 이뤄지고 있다. 하지만 하드웨어로 구현된 해쉬함수의 중요한 특성 평가 척도(metrics)인 소비 전력 특성에 대한 연구는 활발히 이뤄지지 않고 있다. 본 논문에서는 제안된 SHA-3 해쉬함수를 하드웨어로 구현했을 경우의 소비 전력 특성을 분석하고 소비전력 특성 분석 결과를 토대로 SHA-3 해쉬함수 중에서 새로운 SHA-3 해쉬함수로 선정될 확률이 높은 Luffa 함수에 대한 저전력 구조를 제안한다. 제안된 저전력 구조는 기존의 Luffa 하드웨어보다 약 10% 정도 적은 전력을 소비함을 보인다.
Cryptographic hash functions are also called one-way functions and they ensure the integrity of communication data and command by detecting or blocking forgery. Also hash functions can be used with other security protocols for signature, authentication, and key distribution. The SHA-1 was widely use...
Cryptographic hash functions are also called one-way functions and they ensure the integrity of communication data and command by detecting or blocking forgery. Also hash functions can be used with other security protocols for signature, authentication, and key distribution. The SHA-1 was widely used until it was found to be cryptographically broken by Wang, et. al, 2005. For this reason, NIST launched the SHA-3 competition in November 2007 to develop new secure hash function by 2012. Many SHA-3 hash functions were proposed and currently in review process. To choose new SHA-3 hash function among the proposed hash functions, there have been many efforts to analyze the cryptographic secureness, hardware/software characteristics on each proposed one. However there are few research efforts on the SHA-3 from the point of power consumption, which is a crucial metric on hardware module. In this paper, we analyze the power consumption characteristics of the SHA-3 hash functions when they are made in the form of ASIC hardware module. Also we propose power efficient hardware architecture on Luffa, which is strong candidate as a new SHA-3 hash function. Our proposed low power architecture for Luffa achieves 10% less power consumption than previous Luffa hardware architecture.
Cryptographic hash functions are also called one-way functions and they ensure the integrity of communication data and command by detecting or blocking forgery. Also hash functions can be used with other security protocols for signature, authentication, and key distribution. The SHA-1 was widely used until it was found to be cryptographically broken by Wang, et. al, 2005. For this reason, NIST launched the SHA-3 competition in November 2007 to develop new secure hash function by 2012. Many SHA-3 hash functions were proposed and currently in review process. To choose new SHA-3 hash function among the proposed hash functions, there have been many efforts to analyze the cryptographic secureness, hardware/software characteristics on each proposed one. However there are few research efforts on the SHA-3 from the point of power consumption, which is a crucial metric on hardware module. In this paper, we analyze the power consumption characteristics of the SHA-3 hash functions when they are made in the form of ASIC hardware module. Also we propose power efficient hardware architecture on Luffa, which is strong candidate as a new SHA-3 hash function. Our proposed low power architecture for Luffa achieves 10% less power consumption than previous Luffa hardware architecture.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
기존의 해쉬함수(SHA-1, SHA-2)가 안전성이 위협받게 되자 새롭게 SHA-3 해쉬함수 선정 작업이 진행되고 있는데, 이 중에서 본 논문에서는 하드웨어 및 소프트웨어로 구현했을 때, 높은 성능을 가진다고 알려진 네 가지 해쉬함수(Luffa, Keccak, Fugue, Grøstl)에 대한 소비 전력을 분석했다.
따라서 Constant Generator를 구현할 때 블록은 공유하되 초기 값을 변경할 수 있도록 하여 해당 블록을 세 개의 상태에 대하여 공유할 수 있도록 하였다. 또한 해쉬값이 출력되는 부분에 있어서도 출력을 제어 하여 해쉬 계산이 완료되었을 때만 결과 값을 출력하도록 하여 불필요한 출력 포트의 스위칭을 제거하고자 하였다.
본 논문에서는 무결성 및 인증, 서명 등과 같은 핵심 보안 서비스를 제공하는 SHA-3 해쉬함수의 전력 특성을 분석하고 Luffa 해쉬함수에 대해서는 저전력 구조를 제안했다. 기존의 해쉬함수(SHA-1, SHA-2)가 안전성이 위협받게 되자 새롭게 SHA-3 해쉬함수 선정 작업이 진행되고 있는데, 이 중에서 본 논문에서는 하드웨어 및 소프트웨어로 구현했을 때, 높은 성능을 가진다고 알려진 네 가지 해쉬함수(Luffa, Keccak, Fugue, Grøstl)에 대한 소비 전력을 분석했다.
하드웨어 모듈에서 동적 전력 요소가 전체 소비 전력의 약 70%에서 90% 정도를 차지한다고 알려져 있다[3]. 이 때문에 본 논문에서는 동적 전력을 중심으로 SHA-3의 소비전력 특성을 분석했다.
이는 SHA-3의 안전도를 높이기 위해 복잡한 암호학적인 기법을 사용하기 때문이다. 이 때문에 본 논문에서는 전력 소비가 적은 SHA-3를 얻기 위해, Luffa 해쉬함수에 대한 저전력 하드웨어 구조를 제안했다. 그 결과 비록 SHA-2보다는 소비 전력이 많지만 기존의 결과[6]보다는 약 10% 정도 소비 전력을 줄일 수 있었다.
수동형 RFID 태그나 센서노드, M2M, 스마트그리드 등, 다양한 유비쿼터스 응용 환경에서 해쉬함수를 사용하기 위해선 기존의 해쉬함수보다 저전력으로 구현할 수 있어야 한다. 이에 본 논문에서는 분석 대상이 된 네 가지 SHA-3 후보 해쉬함수 중에서 가장 적은 전력을 소비하는 Luffa에 대해 더욱 저전력 하드웨어 구조를 제안하고 그 소비 전력을 분석했다. 다음 절에 이에 대해 자세히 살펴본다.
제안 방법
Kobayashi[6]가 하드웨어 성능평가를 위해 사용한 Luffa 해쉬 하드웨어를 개략적으로 나타낸 구조도다. 256비트로 구성된 하나의 상태 블록을 처리하기 위한 Step 함수는 SubCrumb, MixWord, AddConstant의 세 단계로 구성되어 있는데, 기존에 구현된 Luffa의 경우 각각의 상태 블록 마다 Step 함수를 가지도록 구현하였다. 또한 초기 값이 다른 각각의 Constant Generator를 각 상태 블록마다 가진다.
2차 라운드를 통과한 총 14개의 SHA-3 후보 함수(BLAKE, Blue Midnight Wish, CubeHash, ECHO, Fugue, Grøstl, Hamsi, JH, Keccak, Luffa, Shabal, SHAvite-3, SIMD, Skein) 중에서 아래의 네 개를 선택하여 이에 대한 소비전력을 분석했다.
Luffa와 Keccak, Fugue, Grøstl 해쉬함수에 대한 소비전력이 본 논문에서 제시한 소비전력 추정 방법과 공통 하드웨어 플랫폼 구조에 따라 이뤄졌다.
입출력 인터페이스를 동일하게 하기 위해 그림 4처럼 입출력 레지스터의 크기와 구조, 중간 연산값 저장 레지스터의 크기와 구조, 입출력 인터페이스 로직의 동작 방법, 해쉬함수 동작 제어 방법 및 이를 위한 입출력 포트를 동일하게 했다. 각 해쉬함수는 이러한 입출력 구조에 정합(matching) 되도록 설계 된 후, 공정한 소비전력 분석이 이뤄졌다.
또한 각 Step 함수 블록은 AddConstant 단계에서 사용되는 상수를 생성해주는 블록을 가지는데, 이 블록의 경우 세 개의 상태에서 같은 구조를 가지지만, 각각 다른 초기 값을 가진다. 따라서 Constant Generator를 구현할 때 블록은 공유하되 초기 값을 변경할 수 있도록 하여 해당 블록을 세 개의 상태에 대하여 공유할 수 있도록 하였다. 또한 해쉬값이 출력되는 부분에 있어서도 출력을 제어 하여 해쉬 계산이 완료되었을 때만 결과 값을 출력하도록 하여 불필요한 출력 포트의 스위칭을 제거하고자 하였다.
분석 결과는 SHA-3 해쉬함수 선정 및 새로운 저전력 해쉬함수 프리미티브 설계에 활용될 수 있다. 또한, SHA-3 후보 함수 중에서 안전성 및 하드웨어/소프트웨어 구현시 좋은 특성을 가지는 것으로 알려진 Luffa 해쉬함수에 대한 저전력 구조를 제안한다. 논문의 구성은 2장에서는 SHA-3 해쉬함수 중에서 소비전력 분석 대상에 대한 간략한 소개와 함께 SHA-3 해쉬함수에 대한 소비전력 추정 방법론을 설명한다.
즉, 본 논문에서는 현재 반도체칩 설계에서 많이 사용하고 있는 검증된 설계 방법(Verilog HDL 사용)과 시뮬레이션 기법(Modelsim 사용), Front-end/Back-end 합성 기법(Synopsys)을 사용하여 해쉬함수에 대한 실제 하드웨어 설계를 수행하였다. 또한, 설계된 SHA-3 하드웨어 칩에 대하여 그림 3에 제시된 소비전력 추정 기법을 사용하여 소비전력 값을 추정하였다. 이와 같은 소비전력 추정 기법은 이미 타연구 결과에서 실제 칩으로 구현했을 경우와 비교할 때 정확도가 높다는 것이 증명된 방법이며, 본 논문에서는 이와 같은 방법을 사용했다[4,5,7].
이 값은 회로가 동작하지 않아도 발생하는 소비전력이므로 정적 전력(static power)이라고 한다. 본 논문에서는 SHA-3의 소비 전력 요소를 고려할 때, 정적 전력 요소는 고려하지 않고 동적 소비 전력 요소만 고려했다.
본 절에서 기술한 소비전력 추정 방법을 사용하여 SHA-3 후보 해쉬함수에 대한 소비전력 분석 결과를 다음절에 제시한다. 사용한 반도체 공정은 TSMC사의 0.
그림 10은 제안하는 저전력의 Luffa 해쉬 하드웨어 구조도를 보여주고 있다. 세 개의 상태 블록이 Step 함수를 공유하도록 하였으며, 한 클럭에 처리되었던 SubCrumb / MixWord, AddConstant는 두 단계로 나누어 수행될 수 있도록 하였다. 따라서 throughput은 기존의 구조에 비해 떨어지지만, 세 블록이 Step 함수 하나를 공유하기 때문에, 해당 부분의 면적이 줄어들며, 조합회로가 간단해진다는 장점을 가진다.
이 때문에 하드웨어로 구현했을 때, 서로 다른 구조를 가지며, 이러한 서로 다른 하드웨어 구조는 해쉬함수에 대한 공정한 소비 전력 평가를 어렵게 만든다. 이 때문에 소비전력특성 평가를 위한 공통 하드웨어 플랫폼 구조(common hardware platform architecture)를 제시한다.
이 절에서는 소비전력 분석 대상인 Luffa, Keccak, Fugue, Grøstl 해쉬함수 구조를 간략히 살펴본다.
이에, 본 논문에서는 SHA-3 후보 해쉬함수를 하드웨어로 구현했을 경우의 소비 전력 값을 추정하며, 이를 토대로 SHA-3 후보 해쉬함수의 구조적 특성을 분석했다. 분석 결과는 SHA-3 해쉬함수 선정 및 새로운 저전력 해쉬함수 프리미티브 설계에 활용될 수 있다.
입출력 인터페이스를 동일하게 하기 위해 그림 4처럼 입출력 레지스터의 크기와 구조, 중간 연산값 저장 레지스터의 크기와 구조, 입출력 인터페이스 로직의 동작 방법, 해쉬함수 동작 제어 방법 및 이를 위한 입출력 포트를 동일하게 했다. 각 해쉬함수는 이러한 입출력 구조에 정합(matching) 되도록 설계 된 후, 공정한 소비전력 분석이 이뤄졌다.
13um CMOS 공정이었으며 하드웨어 설계를 위해선 verilog HDL을 사용했다. 즉, 본 논문에서는 현재 반도체칩 설계에서 많이 사용하고 있는 검증된 설계 방법(Verilog HDL 사용)과 시뮬레이션 기법(Modelsim 사용), Front-end/Back-end 합성 기법(Synopsys)을 사용하여 해쉬함수에 대한 실제 하드웨어 설계를 수행하였다. 또한, 설계된 SHA-3 하드웨어 칩에 대하여 그림 3에 제시된 소비전력 추정 기법을 사용하여 소비전력 값을 추정하였다.
네 가지 해쉬함수를 선택한 이유는 본 논문에서 선택한 해쉬함수를 하드웨어로 구현했을 때의 성능(특히 처리율: throughput)과 소프트웨어 구현시의 성능, 안전성이 좋은 것으로 알려져 있기 때문이다[2]. 즉, 위 네가지 해쉬함수 중에서 하나 혹은 복수개가 최종 SHA-3 함수로 선정될 확률이 높기 때문에 위 네가지 해쉬함수각각에 대한소비 전력특성을 분석했다. 각 해쉬함수에 대한 소비 전력 특성을 분석해봄으로서 해쉬함수를 수동형 RFID 태그와 같은 저전력 응용에 적용할 경우의 적용 가능성과 적용시의 장단점을 알 수 있을 것이다.
지금까지 SHA-3 후보 해쉬함수 네 가지에 대해 소비 전력 값을 추정하고 이에 대해 분석했다. 한편, SHA-2(SHA-256)에 대해서도 하드웨어 설계를 통해 소비 전력값을 구했다.
즉, 해쉬함수를 수동형 RFID 태그와 같이 태그의 동작 에너지를 RFID 리더로부터 수신한 RF 신호로부터 얻는 응용인 경우, 해쉬함수에서 소비되는 전력이 해쉬함수에 따라 수 배 이상 차이 난다고 하면 당연히 저전력 해쉬함수를 사용하는 것이 올바른 선택일 것이다. 표 1의 네 가지 해쉬함수 소비전력 추정 값이 서로 큰 차이를 가지는 이유에 대해 각 해쉬함수의 구조 및 특성을 분석함으로서 알아본다. 먼저 본 연구 결과에 의해 하드웨어 블록에서 전력을 많이 소비하는 부분을 표 2와 같이 정의했다.
대상 데이터
본 절에서 기술한 소비전력 추정 방법을 사용하여 SHA-3 후보 해쉬함수에 대한 소비전력 분석 결과를 다음절에 제시한다. 사용한 반도체 공정은 TSMC사의 0.13um CMOS 공정이었으며 하드웨어 설계를 위해선 verilog HDL을 사용했다. 즉, 본 논문에서는 현재 반도체칩 설계에서 많이 사용하고 있는 검증된 설계 방법(Verilog HDL 사용)과 시뮬레이션 기법(Modelsim 사용), Front-end/Back-end 합성 기법(Synopsys)을 사용하여 해쉬함수에 대한 실제 하드웨어 설계를 수행하였다.
데이터처리
표 3에 기존의 Luffa 하드웨어 구조와 제안하는 구조의 동적 전력 소모량의 추정값을 비교하였다. 제안하는 구조는 기존의 구조에 비해 약 10% 정도의 동적 전력을 덜 소모하는 것으로 나타났다.
이론/모형
SHA-3 해쉬함수에 대해 소비전력을 분석하기 위해 본 논문에서는 아래 그림 1에 나타나 있는 소비전력 추정 절차를 사용했다. 이 단계를 보면 다음과 같다.
본 논문에서 사용한 공통 하드웨어 플랫폼 구조는 K.Kobayashi [6]가 하드웨어 성능(처리율: throughput) 평가를 위해 사용한 구조를 참고하여 설계 되었다. 그림 4에 제시된 해쉬함수 소비전력 분석을 위한 공통 하드웨어 플랫폼구조는 크게 입출력 인터페이스 로직과 해쉬함수 코어로 구성된다.
기존의 해쉬함수(SHA-1, SHA-2)가 안전성이 위협받게 되자 새롭게 SHA-3 해쉬함수 선정 작업이 진행되고 있는데, 이 중에서 본 논문에서는 하드웨어 및 소프트웨어로 구현했을 때, 높은 성능을 가진다고 알려진 네 가지 해쉬함수(Luffa, Keccak, Fugue, Grøstl)에 대한 소비 전력을 분석했다. 본 논문에서 사용한 전력 추정 방법은 하드웨어 설계를 통한 RTL 레벨 소비 전력 추정 방법이다.
성능/효과
ROR3, CMIX, SIX를 subround라 부르며, TIX(I)에 이어 2개의 subround가 수행된다고 볼 수 있다. Final Round에서는 RORn, CMIX, SMIX, XOR연산이 반복하여 수행되며, 상태 값 중 일부 값을 해쉬값으로 출력한다.
Grøstl 해쉬함수는 비록 전력 소비 요소에 해당하는 요소는 두 가지에 불과했지만, 그 영향이 다른 요소보다 크기 때문에 본 논문에서 소비 전력 분석 대상인 네 가지 해쉬함수 중에서 가장 높은 전력을 소비한다는 것을 확인했다.
이 때문에 본 논문에서는 전력 소비가 적은 SHA-3를 얻기 위해, Luffa 해쉬함수에 대한 저전력 하드웨어 구조를 제안했다. 그 결과 비록 SHA-2보다는 소비 전력이 많지만 기존의 결과[6]보다는 약 10% 정도 소비 전력을 줄일 수 있었다.
본 방법은 SPICE를 사용한 트랜지스터 수준 시뮬레이션과 비교해 볼 때, 약 80% 정도의 정확도를 가진다고 알려져 있기 때문에[7] 본 논문에 제시된 소비 전력 값은 해쉬함수의 개략적인 소비 전력 특성을 충분히 파악할 수 있는 수준이다. 또한, 본 논문에서는 하드웨어에서의 전력을 많이 소비하는 요인을 체계적으로 정의했으며, 정의된 전력 소비 요인 관점에서 SHA-3 함수 소비 전력 분석 결과를 보였다.
본 방법은 SPICE를 사용한 트랜지스터 수준 시뮬레이션과 비교해 볼 때, 약 80% 정도의 정확도를 가진다고 알려져 있기 때문에[7] 본 논문에 제시된 소비 전력 값은 해쉬함수의 개략적인 소비 전력 특성을 충분히 파악할 수 있는 수준이다. 또한, 본 논문에서는 하드웨어에서의 전력을 많이 소비하는 요인을 체계적으로 정의했으며, 정의된 전력 소비 요인 관점에서 SHA-3 함수 소비 전력 분석 결과를 보였다.
분석과 실험을 통해, Luffa 해쉬함수가 전력 소비 차원에서 가장 효율적이라는 결과를 얻었다. 이에, Luffa 해쉬함수는 안전도 및 하드웨어/소프트웨어 성능, 소비 전력 관점에서 우수한 해쉬함수라고 할 수 있다.
각 Step 블록에서 사용하고 있는 Constant Generator는 내부에 LFSR 구조를 포함하고 있기 때문에 하드웨어 내부에 레지스터를 가지고 있다. 세 개의 상태 블록이 하나의 Constant Generator를 공유하고 있으므로, 이 부분에서 필요한 레지스터의 양을 1/3로 줄일 수 있었다. 기존 구현에 비해 레지스터를 적게 사용할 수 있었기 때문에, 전력 소비량 감소에 영향을 준 것이라고 볼 수 있다(C1).
표 3에 기존의 Luffa 하드웨어 구조와 제안하는 구조의 동적 전력 소모량의 추정값을 비교하였다. 제안하는 구조는 기존의 구조에 비해 약 10% 정도의 동적 전력을 덜 소모하는 것으로 나타났다. 기존의 Luffa 하드웨어의 구조와 제안하는 구조의 가장 큰 차이점은 각각의 상태 블록에서 사용된 Step 함수 구조를 세 개의 상태 블록이 공유하여 사용한다는 점이다.
표 1을 보면, Luffa 해쉬함수의 소비전력이 가장 적은 0.56uW 이며, Keccak은 이보다 약 3.5배 더 많은 1.96uW, Fugue와 Grøstl은 Luffa보다 각각 약 5.6배, 5.8배 정도 더 많은 전력을 소비한다.
기존의 Luffa 하드웨어의 구조와 제안하는 구조의 가장 큰 차이점은 각각의 상태 블록에서 사용된 Step 함수 구조를 세 개의 상태 블록이 공유하여 사용한다는 점이다. 표 2에서 제시된 내용을 참고하여 설명하자면, 제안하는 구조의 경우 기존의 구조에 비해 조합회로의 수가 약 1/3 정도 줄어들었을 것이라 예상되며(C4, C5, C6), MI 단계 이후 Step 함수가 실행될 때에는 하나의 상태 블록이 처리가 끝이 나면 다음 블록에 대한 처리를 하므로, Step 함수를 실행할 때 하나의 상태 블록만 값이 변화하므로 변화하는 레지스터의 수가 기존 구현에 비해 적다고 할 수 있다(C2).
한편, SHA-2(SHA-256)에 대해서도 하드웨어 설계를 통해 소비 전력값을 구했다. 표 3에서 볼 수 있는 것처럼, SHA-2가 기존의 SHA-3 후보군보다 더 적은 전력을 소비함을 알 수 있었다. 이는 SHA-3에서는 해쉬함수의 안전도(level of security)를 높이기 위해 더 많은 암호학적인 기법을 사용했다.
후속연구
즉, 위 네가지 해쉬함수 중에서 하나 혹은 복수개가 최종 SHA-3 함수로 선정될 확률이 높기 때문에 위 네가지 해쉬함수각각에 대한소비 전력특성을 분석했다. 각 해쉬함수에 대한 소비 전력 특성을 분석해봄으로서 해쉬함수를 수동형 RFID 태그와 같은 저전력 응용에 적용할 경우의 적용 가능성과 적용시의 장단점을 알 수 있을 것이다.
이에, 본 논문에서는 SHA-3 후보 해쉬함수를 하드웨어로 구현했을 경우의 소비 전력 값을 추정하며, 이를 토대로 SHA-3 후보 해쉬함수의 구조적 특성을 분석했다. 분석 결과는 SHA-3 해쉬함수 선정 및 새로운 저전력 해쉬함수 프리미티브 설계에 활용될 수 있다. 또한, SHA-3 후보 함수 중에서 안전성 및 하드웨어/소프트웨어 구현시 좋은 특성을 가지는 것으로 알려진 Luffa 해쉬함수에 대한 저전력 구조를 제안한다.
질의응답
핵심어
질문
논문에서 추출한 답변
해쉬함수란 무엇인가?
해쉬함수는 데이터와 명령에 대한 위변조를 방지와 같은 무결성 제공하거나 서명이나 키 분배 등 다양한 보안 프로토콜에서 서명 및 인증, 키 분배 목적으로 많이 사용되는 일방향성 함수(one-way function)다. 2005년 Wang에 의해 암호학적 취약성이 발견되기까지 해쉬함수로는 SHA-1이 많이 사용 되었다.
유비쿼터스기술에 적절한 보안기술을 갖추지 못했을때 미치는 영향은 무엇인가?
한편, 유비쿼터스기술은 각 응용 환경에 적합한 보안 기술을 적절히 갖춰야만 사람에게 편리하고 신뢰할 수 있는 서비스를제공할 수있다. 만약적절한 보안기술을 갖추지 못한다면 사물의 지능화 및 네트워크화는 개인에 대한 프라이버시 침해, 물리적인 공격, 행동 통제, 정보 침해 등, 인터넷상의 보안 침해와는 비교 되지 않을 정도로 큰 피해를 서비스 사용자에게 가져다 줄 것이다. 이에 많은 보안 연구자들은 안전하고 신뢰할 수 있는 유비쿼터스 실현 기술 개발을 위해 암호학적인 수단 혹은 실용적인 수단을 사용하여 보안 기술에 대한 연구/개발을 하고 있다.
유비쿼터스기술은 무엇을 갖춰야 사람에게 편리하고 신뢰할 수 있는 서비스를 제공할 수 있는가?
한편, 유비쿼터스기술은 각 응용 환경에 적합한 보안 기술을 적절히 갖춰야만 사람에게 편리하고 신뢰할 수 있는 서비스를제공할 수있다. 만약적절한 보안기술을 갖추지 못한다면 사물의 지능화 및 네트워크화는 개인에 대한 프라이버시 침해, 물리적인 공격, 행동 통제, 정보 침해 등, 인터넷상의 보안 침해와는 비교 되지 않을 정도로 큰 피해를 서비스 사용자에게 가져다 줄 것이다.
참고문헌 (7)
Cryptographic Hash Project, available at http://csrc.nist.gov/groups/ST/hash/index.html
Kris Gaj, Ekawat Homsirikamol, Marcin Rogawski: Fair and Comprehensive Methodology for Comparing Hardware Performance of Fourteen Round Two SHA-3 Candidates Using FPGAs. CHES 2010: 264-278
D. Soundris, C.Piquet, C Goutis, Designing CMOS Circuits for Low Power, Springer Verlag, 2010.
Power estimation tutorial with Synopsys tools, http://www.tkt.cs.tut.fi/tools/public/tutorials/synopsys/ pwr_est/gspe.html#rtl_pwr_est_flow
Synopsys, "Power Compiler User Guide", https://solvnet.synopsys.com/dow_retrieve/E-2010.09/ ni/power.html#Power%20Compiler
K.Kobayashi, J.Ikegami, S. Matsuo, Evaluation of Hardware Performance for the SHA-3 Candidates Using SASEBO-GII, http://www.iacr.org
http://www.synopsys.com, Power Compiler Reference Manual
※ AI-Helper는 부적절한 답변을 할 수 있습니다.